Обнаружение неисправностей вида «временная задержка»

Обнаружение неисправностей типа «временная задержка» (ВЗ) распространения логического сигнала является важной областью в тестировании микроэлектронных схем. С увеличением быстро­действия схем и их тактовой частоты становится более вероятным влияние временных отклонений на правильную работу аппарату­ры. Особенностью В3 по сравнению с другими видами отказов яв­ляется то, что они не нарушают логическую структуру схемы и в то же время приводят к ошибочным результатам вычислений.

Временная задержка (delay fault) – есть модель повреждений, ко­торые вызывают неправильную работу логических схем относи­тельно тактовой частоты. Это можно пояснить схемой на рисунке 1. По сигналу С_l переменные x из входного регистра подаются на вход схемы. По сигналу С₂ выходные сигналы у записываются в выход­ной регистр. Пусть s есть время от момента изменения входных сиг­налов х до момента изменения всех выходных сигналов у. Оно равно времени прохождения сигнала по самому длинному пути в схеме.

Рисунок 1 – Синхронизация работы логической схемы

Если окажется, что s > С' то в выходном регистре будут записа­ны неправильные значения сигналов у. Цель тестирования задер­жек удостовериться, что каждый путь в схеме имеет время прохож­дения сигнала меньше, чем С'.

Рассматриваются две модели временных неисправностей: задержка элемента (gate delay fault) – моделирует дефекты, ко­торые вызывают реальную задержку распространения сигнала че­рез отдельный элемент, превышающую их спецификацию; задержка пути (path delay fault) – моделирует задержку сигнала, возникающую в результате суммирования распределенных задержек всех элементов пути.

Рисунок 2 – Виды временных задержек

При этом различают два вида задержек: В3 возрастающего перехoдa сигнала 0→1 (рисунок 2 а) и В3 убывающего перехода сигнала 1→0 (рисунок 2 б). Для обнаружения В3 на вход схемы надо последовательно подать два набора V₁ и V₂. Набор V₁ «устанавливающий» должен установить сигнал 1 (для задержки 1→0) или сигнал 0 (для задержки 0→1) на той линии схемы, откуда начинается изменение (перепад) логического сигнала. Для В3 элемента такой линией является выходная линия элемента (рисунок 3 а) для В3 пути – вход элемента, с которого начинается данный путь (рисунок 3 б).

Рисунок 3 – Изменение логических сигналов на линиях схемы

При тестировании набор V₁ подается в момент времени t₁ (см. рисунок 1) по сигналу С_l. После того как все сигналы у устанавливаются, в момент времени t₂, по сигналv С₁ подается набор V2 «продвигающий», который должен выполнить две задачи: 1) установить на линии схемы, с которой начинаются изменения логического сигнала, сигнал 0 (для перепада 1→0) или сигнал 1 (для перепада 0→1); 2) обеспечить наличие хотя бы одного чувствительного пути от этой линии до выхода схемы. В момент времени t₃ (см. рисунок 1) производится имерение выходных сигналов и сравнение их с эталонными сигналами, которые должны быть у исправной схемы.

Рисунок 4 – Изменение логических сигналов на линиях схемы

На рисунке 4 показаны классификация тестов и классификация неисправностей. Тест называется свободным от состязаний, если для всех элементов, входящих в чувствительный путь, выполняется условие: логический сигнал изменяется только на одном входе. Состязания на входах элемента возникают при одновременном изменении сигналов на двух или более входах. В этом случае на выходе элемента может появиться паразитный импульс.

Тест называется робастным (robust test) относительно неисправности n_i, если он обнаруживает эту неисправность независимо от существования в схеме других ВЗ путей. В противном случае, тест называется неробастным. Вообще, любой тест, свободный от сотязания, является робастным (обратное не имеет места).

Тест называется достоверно неробастным (validatable non robust test) относительно неисправности n_i, если он не является робастным и выполняется условие: для дюбого множества неисправностей, при наличии которых в схеме, тест τ_i не обнаруживает неисправность n_i, существует последовательность тестов, после приложения которых в определенном порядке все неисправности обнаруживаются.

Если неробастный тест τ_i не является достоверно неробастным, то ВЗ n_i называется слабопроверяемой на этом тесте. Это означает, что данная ВЗ не может быть гарантированно обнаружена на этом тесте из-за возможности маскировки другими ВЗ. Если неисправность n_i не имеет теста τ_i, то она называется нетестируемой.

Поиск по сайту: