АвтоАвтоматизацияАрхитектураАстрономияАудитБиологияБухгалтерияВоенное делоГенетикаГеографияГеологияГосударствоДомДругоеЖурналистика и СМИИзобретательствоИностранные языкиИнформатикаИскусствоИсторияКомпьютерыКулинарияКультураЛексикологияЛитератураЛогикаМаркетингМатематикаМашиностроениеМедицинаМенеджментМеталлы и СваркаМеханикаМузыкаНаселениеОбразованиеОхрана безопасности жизниОхрана ТрудаПедагогикаПолитикаПравоПриборостроениеПрограммированиеПроизводствоПромышленностьПсихологияРадиоРегилияСвязьСоциологияСпортСтандартизацияСтроительствоТехнологииТорговляТуризмФизикаФизиологияФилософияФинансыХимияХозяйствоЦеннообразованиеЧерчениеЭкологияЭконометрикаЭкономикаЭлектроникаЮриспунденкция

Топологии подсистемы памяти

Читайте также:
  1. C.) При кодировании текстовой информации в кодах ASCII двоичный код каждого символа в памяти ПК занимает
  2. D) ограничен размером виртуальной памяти
  3. II. Диагностика памяти и внимания
  4. Анализ сбытовой деятельности как элемента подсистемы хозяйственного обследования ООО «Камэнергостройпром»
  5. Вирусы памяти
  6. Воспитание памяти
  7. Выполнение операций с микросхемами памяти
  8. Динамическое выделение памяти
  9. Динамическое выделение памяти для массивов
  10. Задание 10. Степень участия в памяти ассоциативных процессов.
  11. Игры направленные на развитие памяти у детей старшего дошкольного возраста
  12. Интерфейс памяти

На рис. 8.6 приведена структура построения подсистемы оперативной памяти с микросхемами стандартов DDR2 и DDR3.

Рис. 8.6. Структура Fly-by подсистемы памяти с микросхемами DDR2 и DDR3

 

8.11. Структура и топология подсистем памяти с микросхемами оперативной памяти DDR4

 

При переходе от памяти DDR2 к DDR3 разработчиками стандарта был сделан революционный шаг. Типичная для памяти DDR2 топология подключения шины памяти "звёздочкой" была заменена на сетевую (Fly-by) топологию командной, адресной и управляющей шин, с внутримодульной (On-DIMM) терминацией и прецизионными внешними резисторами в цепях калибровки.

Подсистема памяти DDR4 позволяет поддерживать только один единственный модуль памяти на каждый канал (это следствие высоких частот передачи сигналов по параллельным шинам).

На рис. 8.7 приведены структуры построения подсистемы оперативной памяти с микросхемами DDR4.

 

Рис. 8.7. Структуры построения подсистемы оперативной памяти с микросхемами DDR4

 

Как же наращивать количество памяти в условиях таких жёстких канальных ограничений?

Выходов из ситуации на сегодняшний день придумано несколько. Первый – самый логичный: необходимо наращивать ёмкость собственно микросхем и модулей памяти. Один из перспективных способов – изготовление многоярусных микросхем по "объёмной" технологии, которую также называют 3D (рис. 8.8).

 

Рис. 8.8.

 

Ещё один хорошо известный и уже зарекомендовавший себя способ - использование техники так называемой "разгружающей памяти" - LR-DIMM (Load-Reduce DIMM). Суть идеи состоит в том, что в состав модуля памяти LR-DIMM входит специальная микросхема (или несколько микросхем), буферизирующих все сигналы шины и позволяющая увеличить количество поддерживаемой компьютером памяти.

Ничто не ограничивает применение этой технологии и при выпуске памяти DDR4. Правда, не стоит забывать про, пожалуй, единственный, но от этого не менее существенный недостаток LR-DIMM: буферирование неизбежно ведёт к дополнительному увеличению задержек (латентности), которая у памяти DDR4 по определению и так немаленькая.

Для сегмента серверных и высокопроизводительных систем, где востребован очень большой объём памяти, предлагается совершенно иной выход из ситуации. Здесь предполагается использование высокоскоростной коммутации специальными многовходовыми микросхемами-коммутаторами (рис. 8.9).

 

Рис. 8.9.


1 | 2 | 3 | 4 | 5 | 6 | 7 |

Поиск по сайту:



Все материалы представленные на сайте исключительно с целью ознакомления читателями и не преследуют коммерческих целей или нарушение авторских прав. Студалл.Орг (0.004 сек.)