АвтоАвтоматизацияАрхитектураАстрономияАудитБиологияБухгалтерияВоенное делоГенетикаГеографияГеологияГосударствоДомДругоеЖурналистика и СМИИзобретательствоИностранные языкиИнформатикаИскусствоИсторияКомпьютерыКулинарияКультураЛексикологияЛитератураЛогикаМаркетингМатематикаМашиностроениеМедицинаМенеджментМеталлы и СваркаМеханикаМузыкаНаселениеОбразованиеОхрана безопасности жизниОхрана ТрудаПедагогикаПолитикаПравоПриборостроениеПрограммированиеПроизводствоПромышленностьПсихологияРадиоРегилияСвязьСоциологияСпортСтандартизацияСтроительствоТехнологииТорговляТуризмФизикаФизиологияФилософияФинансыХимияХозяйствоЦеннообразованиеЧерчениеЭкологияЭконометрикаЭкономикаЭлектроникаЮриспунденкция

Центральный микропроцессор К580ВМ80. Микропроцессор ВМ80 представляет собой функционально законченный однокристальный универсальный 8-разрядный микропроцессор с фиксированной системой команд

Читайте также:
  1. Архитектура микропроцессора Intel 8086.
  2. Верхний центральный и латеральный резцы
  3. Кортико-мышечный путь двухнейронный – центральный (кортико – нуклеарный) и периферический нейроны (нуклео – мускулярный).
  4. Микропроцессор
  5. Микропроцессоры и аппаратные средства вычислительной техники
  6. Микропроцессоры и аппаратные средства вычислительной техники
  7. Нижние центральный и боковой резцы
  8. Описание функциональной схемы микропроцессорной системы
  9. Описание функциональной схемы микропроцессорной системы
  10. ПОЛЕЗНЫЕ УКАЗАНИЯ ДЛЯ ПРАКТИЧЕСКИХ ПРИМЕНЕНИЙ. — ЦЕНТРАЛЬНЫЙ ВЗГЛЯД. — КАК ДОСТИГНУТЬ НЕПРИНУЖДЕННОСТИ И УВЕРЕННОСТИ В СЕБЕ. — МАГНЕТИЧЕСКОЕ РУКОПОЖАТИЕ
  11. Тема: Архитектура микропроцессора i8086/i80386
  12. Центральный аппарат

 

Микропроцессор ВМ80 представляет собой функционально законченный однокристальный универсальный 8-разрядный микропроцессор с фиксированной системой команд.

В структурной схеме ВМ80 (рис.1) можно выделить следующие ее части: арифметико-логическое устройство (АЛУ), блок регистров, буферные схемы, управляющее устройство.

 

Рис.2 Структура центрального процессора К580ВМ80

Таблица 1 Описание выводов микросхемы К580ВМ80

Обозначение выводов №контактов Назначение выводов
А(15-0) 25,26,27,29,30, 31,32,33,34,35, 1,40,37,38,39,36 Трехстабильная 16-разрядная шина Адреса
D(7-0) 3- 10 Двунаправленная трехстабильная 8-раз- Рядная шина данных
WR   Выходная линия «выдача».При выполнении Команд записи в память или УВВ МП выставляет сигнал низкого уровня.
DBIN   Выходная линия»приём», на которую МП формирует сигнал высокого уровня при выполнении команды чтения памяти или УВВ
INTE   Выходная линия,на которую МП формирует сигнал «разрешение прерывания»
INT   Линия приема сигнала запаса на прерывание на ВУ. МП анализирует состояние этой линии в конце текущей команды или в состояние «Останов.»И если внутренний триггер «разрешение прерываний» установлен в состояние «разрешено»(командой EI), то МП формирует машинные циклы обработки прерывания,выставляя на шину данных байт состояния SB, на основе которго системный контроллер вырабатывает сигналы INTA.
HLDA   Выходная линия, на которую микропроцессор выставляет сигнал «подтверждение захвата шины»в ответ на сигнал HOLD. При этом буферы на шинах адреса и данных устанавливает в Z-состояние.
HOLD   Входная линия приёма сигнала запроса шин, поступающая от ВУ
WAIT   Выходная линия, на которую МП выставляет сигнал ожидания(высокий уровень), если в такте Т2 отсутствует высокий уровень на линии Ready
Ready   Входная линия приёма МП сигнала от ВУ, информирующих о готовности принять или выдать данные(высокий уровень)
SYNC   Выходная линия, на которую микропроцессор вначале каждого машинного цикла формирует сигнал синхронизации устройств, входящих в систему
Reset   При этой линии поступает сигнал установки МП в исходное состояние. При этом программный счетчик РС загружается стартовый адрес РС=0000h, с которого начинается пусковая программа. В регистр команд IR=00h. Внутренние триггеры «разрешение прерывания» и «подтверждение захвата шины» устанавливаются в нулевое состояние
Ф1 и Ф2 22,15 Это входные линии приёма взаимно противофазных сигналов тактирования МП. Поступают с генератора тактовых импульсов
UBC   Напряжение питания(+12в)
UCC   Напряжение питания(+5в)
UBS   Напряжение питания(-5в)
GND   Напряжение питания(0в)

 

 


1 | 2 | 3 | 4 |

Поиск по сайту:



Все материалы представленные на сайте исключительно с целью ознакомления читателями и не преследуют коммерческих целей или нарушение авторских прав. Студалл.Орг (0.003 сек.)