Мал. 2 Схема електрична принципова

Мал. 1 Схема функціональна

Сигнал, що приймається через зовнішній відключається атенюатор надходить на неперебудовувані вхідний фільтр, що представляє собою ФВЧ 2-го порядку C3L2 послабляє сигнали потужних станцій СВ і ДВ діапазонів, що сприятливо позначається на реальній вибірковості, і ФНЧ 7-го порядку з частотою зрізу 30 MHz для здійснення вибірковості по дзеркальному каналу 1-ої ПЧ. Далі приймається сигнал надходить змішувач DA1 типу ADE - 1E - SMD-аналог популярного на "заході" - SBL -1. Це звичайний (правда дуже якісно виконаний) діодний змішувач, який можна зробити самостійно на 4-х діодах і 2-х трансформаторах на феритових кільцях за типовою схемою. На другий вхід змішувача надходить сигнал гетеродина рівнем +7 dBm від синтезатора. В результаті перетворення частоти на виході змішувача утворюється сигнал 1-ої ПЧ 61.925 MHz, який надходить на узгоджуючо-підсилювальний каскад на польовому транзисторі Q1 включеним за схемою з ОЗ і далі на смуговий фільтр

Мал. 2 Схема електрична принципова

1-ої ПЧ призначений, в основному, для придушення дзеркального каналу 2-й ПЧ 10.7 MHz (40.525 MHz). Далі відфільтрований сигнал надходить на 2-ий змішувач на 2-х затворному транзисторі Q6, на 2-ий затвор якого надходить опорний сигнал частотою 51.225 MHz з помножувача на 5, зібраного на транзисторі Q4. На контурі L9C28 виділяється сигнал 2-й ПЧ 10.7 MHz, який надходить на фільтр 2-ий ПЧ, призначений для придушення дзеркального каналу 3-й ПЧ 455 kHz (10.245 - 0.455 = 9.79 MHz). Після фільтрації, сигнал 2-ий ПЧ надходить на істоковий повторювач Q8 і далі на вхід мікросхеми DA2 TDA1083 (повний аналог К174ХА10), де посилюється і надходить на внутрішній змішувач мікросхеми, куди (вив.5) також приходить сигнал опорного генератора 10.245 MHz (Q2). З 4-го виведення мікросхеми сигнал 3-ей ПЧ 455 kHz надходить через п'єзокерамічних фільтр в тракт ПЧ TDA1083, де посилюється і детектується. Крім того, сигнал з виходу УПЧ (вив.15) надходить також на змішувальний детектор, реалізований на 2-х затворному транзисторі Q13, на 2-ий затвор якого (в режимі SSB) надходить опорний сигнал 455 kHz (Q11). Сигнал звукової частоти з стоку транзистора надходить на електронний комутатор режимів АМ / SSB (VD1VD2) і на регулятор гучності, з якого сигнал ЗЧ подається на вбудований УЗЧ TDA1083, посилюється і подається через С42 на вбудований гучномовець або головні телефони. На транзисторах Q3, Q5, Q7 - електронний комутатор. Сигнал включення режиму SSB надходить з плати управління на конектор "SSB" приймача. Для перемикання (у разі необхідності) бічних смуг прийому передбачений ел. ключ на Q9, що підключає конденсатор С55 на корпус і зсувний частоту опорного генератора 455 kHz на нижній схил АЧХ фільтра ПЧ при подачі лог.1 на конектор "USB / LSB". На транзисторах Q10, Q12 зібраний підсилювач S-метра.

Мал. 3 Схема електрична пр инципова синтезатора

Синтезатор зібраний за схемою однопетльовою PLL синтезатора з мінімальним кроком перебудови 100 Гц і де в якості опорного генератора використовується DDS синтезатор AD9835 (один з найдешевших). ГУН зібраний на транзисторі Q1 і перебудовується за допомогою варикапів в діапазоні 62.025 - 91.925 MHz. На Q3 зібраний буферний підсилювач з виходу якого сигнал Гуна надходить на еммітерний повторювачі Q4 і Q5. Сигнал з виходу Q4 подається на змішувач приймача, а з Q5 на дільник частоти на 100 (який може бути реалізований на будь-яких наявних цифрових мікросхемах - тільки є 2 умови: 1 - частота рахунки> 100 MHz, 2-загальний коефіцієнт розподілу дорівнює 100) DD1, DD2, DD3. Далі сигнал частотою 620 250 - 919 250 Гц надходить на один з входів частотно - фазового детектора DD4, DA3, з виходу якого сигнал неузгодженості подається на варикапи Гуна, замикаючи петлю ФАПЧ. На другий вхід частотно - фазового детектора, через ФНЧ L3L4C11C14C19 і підсилювач на Q2, надходить опорний сигнал частотою 620 250 - 919 250 Гц від DDS синтезатора. Вимірювання частоти DDS на 1 Гц призводить до перебудови Гуна на 100 Гц.

Для роботи DDS необхідний інтегральний кварцовий генератор на частоту 50 MHz Y1. Сигнали управління DDS надходять по трьох проводах з плати управління.

Блок управління

У блоці управління застосовані найпопулярніші PIC16F84A і 2 - х рядковий LCD HD44780. Схема дуже проста і практично не вимагає пояснень. Валкодера застосований механічний (від несправного монітора) з "трещеткой" - фіксатором і вбудованою кнопкою, що дуже зручно при користуванні приймачем - натисканням на валкодера перемикаються 2 VFO - A / B, а в режимі роботи з пам'яттю записується поточна частота і вид роботи AM або SSB в обрану комірку пам'яті, і крім того економиться місце на передній панелі на одну кнопку. Інші кнопки звичайні і функціонують згідно з назвою на принциповій схемі: кнопка MODE / M> VFO перемикає режим роботи приймача AM або SSB, а в режимі роботи з пам'яттю встановлює частоту і вид роботи AM або SSB з вибраної комірки пам'яті в поточний VFO. Кнопка MEM включає режим роботи з пам'яттю. Кнопка STEP / <MEM> перемикає крок

Поиск по сайту: