АвтоАвтоматизацияАрхитектураАстрономияАудитБиологияБухгалтерияВоенное делоГенетикаГеографияГеологияГосударствоДомДругоеЖурналистика и СМИИзобретательствоИностранные языкиИнформатикаИскусствоИсторияКомпьютерыКулинарияКультураЛексикологияЛитератураЛогикаМаркетингМатематикаМашиностроениеМедицинаМенеджментМеталлы и СваркаМеханикаМузыкаНаселениеОбразованиеОхрана безопасности жизниОхрана ТрудаПедагогикаПолитикаПравоПриборостроениеПрограммированиеПроизводствоПромышленностьПсихологияРадиоРегилияСвязьСоциологияСпортСтандартизацияСтроительствоТехнологииТорговляТуризмФизикаФизиологияФилософияФинансыХимияХозяйствоЦеннообразованиеЧерчениеЭкологияЭконометрикаЭкономикаЭлектроникаЮриспунденкция

Декодирование команд

Читайте также:
  1. Team kata male 8-13 years (Командне ката хлопці 8-13 років)
  2. Алгоритми виконання команд
  3. В командном спарринге могут принимать участие только команды, участвовавшие в командных туль.
  4. Вбудовані команди
  5. Внутренние команды MS-DOS размещены в файле
  6. Внутрішні команди MS-DOS
  7. Вывод сооб-я команды в конец файла с сохр-ем ранее записан инф-и (дозапись) или созд-ем нов файла осущ-ся
  8. Д). Команды удаления каталога RD и DELTREE
  9. Дайте себе команду достичь осознанности в сновидении
  10. Для зрителей вход платный – 200 руб. Вход бесплатный для родителей участников и тренеров спортивных команд.
  11. Документальное оформление командировки

В микроархитектуре Intel Atom для декодирования x86-инструкций применяется двухканальный декодер, состоящий из двух простых декодеров, каждый из которых может декодировать в каждом такте по одной простой инструкции x86 в одну микрооперацию. В микроархитектуре Intel Atom сложный декодер не используется, а для декодирования всех сложных инструкций, которые распадаются на более чем одну микрооперацию, применяется блок uCode Sequenser (микросеквенсор). В микроархитектуре Intel Atom микросеквенсор выдает по две микрооперации за такт.

Отметим, что в микроархитектуре Intel Atom используется технология Micro-Fusion, то есть слияние двух микроопераций в одну, содержащую два элементарных действия. В дальнейшем две такие слитые микрооперации обрабатываются как одна, что в результате позволяет снизить количество обрабатываемых микроопераций и тем самым увеличить общее количество исполняемых процессором инструкций за один такт. Слияние двух микроопераций возможно далеко не для всех пар микроопераций.

В микроархитектуре Intel Atom все декодированные микрооперации сначала поступают в буфер очереди микроопераций (Instruction Queues), рассчитанный на 32 микрооперации, после чего передаются на два исполнительных кластера: скалярный целочисленный (общего назначения) для и векторно-вещественный для работы с данными FP/SIMD. Ситуация здесь подобна той, что имела место с u- и v-конвейерами в процессорах Intel Pentium III, один из которых был основным (для работы с целочисленными данными), а второй — вспомогательным.

Исполнительный кластер общего назначения, который вполне можно назвать главным кластером, соединен к кэшем данных L1D. А вот векторно-вещественный кластер не может напрямую общаться с кэшем L1D.

Каждый исполнительный кластер может выполнять две команды за такт процессора, но не более двух в сумме.

Стоит обратить внимание на тот факт, что в каждом кластере используется физический регистровый файл, в котором хранятся операнды микроопераций. Это позволяет микрооперациям сохранять лишь указатели на операнды, но не сами операнды. С одной стороны, такой подход дает возможность уменьшить энергопотребление процессора, поскольку перемещение по конвейеру микроопераций вместе с их операндами требует существенных затрат энергии, а с другой — использование физического регистрового файла позволяет сэкономить на размере кристалла.

Блок-схема ядра процессора на базе микроархитектуры Intel Atom

Кэш

Параметры кэшей Intel Atom таковы:

· L1I — 32 КБ, 8-канальный, задержка 3 такта;

· L1D — 24 КБ, 6-канальный, задержка 3 такта;

· L2 — 512 КБ – 1 МБ (+ ECC), 8-канальный, задержка 19 тактов.

· шина «L2–ядро» — 256-битная, полноскоростная.

У всех кэшей — 64-байтовые строки.

В ранних моделях Intel Atom не имел интегрированного контроллера памяти. Типы памяти и максимальный размер определяются контроллером памяти, расположенном на чипсете. Intel это сделала лишь почти через два года после выпуска первых Атомов, когда вышли модели Atom N450, N470, D410 и D510.

SSE3

Набор SSE3 содержит 13 новых инструкций: FISTTP (x87), MOVSLDUP (SSE), MOVSHDUP (SSE), MOVDDUP (SSE2), LDDQU (SSE/SSE2), ADDSUBPD (SSE), ADDSUBPD (SSE2), HADDPS (SSE), HSUBPS (SSE), HADDPD (SSE2), HSUBPD (SSE2), MONITOR (нет аналога в SSE3 для AMD), MWAIT (нет аналога в SSE3 для AMD).

Наиболее заметное изменение - возможность горизонтальной работы с регистрами. Если говорить более конкретно, добавлены команды сложения и вычитания нескольких значений, хранящихся в одном регистре. Эти команды упростили ряд DSP (цифровая обработка сигналов) и 3D-операций. Существует также новая команда для преобразования значений с плавающей точкой в целые без необходимости вносить изменения в глобальном режиме округления.

 

SSSE3

Предыдущее имело обозначение SSE3 и Intel добавил ещё один символ 'S' вместо того, чтобы увеличить номер расширения.

Новыми в SSSE3, по сравнению с SSE3, являются 16 уникальных команд, работающих с упакованными целыми. Каждая из них может работать как с 64-х битными (MMX), так и с 128-ми битными (XMM) регистрами, поэтому Intel в своих материалах ссылается на 32 новые команды.


 


1 | 2 | 3 | 4 | 5 | 6 |

Поиск по сайту:



Все материалы представленные на сайте исключительно с целью ознакомления читателями и не преследуют коммерческих целей или нарушение авторских прав. Студалл.Орг (0.004 сек.)