Задача 3. Таблица 3 номер вари-анта Базис для реализации Тип триггера RS-триггер асинхронный

Таблица 3

номер вари-анта	Базис для реализации	Тип триггера
		RS-триггер асинхронный
		RS-триггер синхронный
		- триггер асинхронный
		-триггер синхронный
	И-НЕ	Т-триггер
		Д- триггер
		JK-триггер асинхронный
		JК- триггер синхронный
		-триггер асинхронный
		-триггер синхронный
	ИЛИ-НЕ	То же, что и в вариантах 01 – 10
		То же, что и для вариантов
	И; ИЛИ; НЕ	01 – 10
26,27,28,29,30

Методика выполнения задачи

1. Выбирается соответствующий вариант из табл.3.

2. Приводится условное обозначение триггера.

3. Строится таблица переходов для триггера. В таблице переходов в качестве дополнительной входной переменной учитывается предыдущее состояние триггера Q_t-1. Таким образом, таблица переходов содержит как бы на одну входную переменную больше.

4. По таблице переходов записывается алгоритм работы триггера в аналитической форме.

5. Осуществляется с помощью карт Карно минимизация полученной логической функции.

6. С учетом заданного базиса строится функциональная схема триггера.

Задача 3

Разработать триггер по МS – схеме на элементах ИЛИ – НЕ и по схеме трех триггеров на элементах И – НЕ для реализации функции, заданной таблицами. Таблицы 4 и 5. Построить и нарисовать схемы:

Таблица 4

t-1

t

X1

X2

Значения выхода для соответствующего варианта

t-1

t

X1

X2

Значения выхода для соответствующего варианта

Краткие методические указания.

1. По заданию преподавателя выбирается вариант по таблице 4.

2. Выбирается базовая структура триггера, на основе которой будет синтезирована система управления СУ заданного триггера.

Базовая структура триггера показана на рис 1.

Рис.1 Базовая структура триггера

3. Строится полная таблица переходов заданного триггера по данным своего варианта с учетом структуры и типа логических элементов.

Помимо выхода Q_t в таблице определяются также значения функций возбуждения и .

4. С помощью карт Карно находится минимальная форма функции и .

5. Полученные функции приводятся к виду, удобному для реализации на элементах ИЛИ – НЕ (в базе ИЛИ – НЕ).

6. В соответствии с полученными функциями 1 и 2 и базовой схемой МS триггера (рис.1) строится схема триггера.

7. Такой же порядок выполнения задания сохранится и для схемы трех триггеров, базовый вариант схемы приведен на рис. 2.

Рис. 2. Схема трех триггеров

Таблица 5

t-1

t

X1

X2

Значения выхода для соответствующего варианта

t-1

t

X1

X2

Значения выхода для соответствующего варианта

Задача 4. Разработать преобразователь кода (ПК) по схеме дешифратор-шифратор с шифратором, выполненным по матричной диодной схеме. Устройство предназначено для преобразования входных функ­ций, заданных в табл.4, в соответствующие им выходные, при усло­вии, что входные функции заданы двоичным четырехразрядным кодом, выходные - двоичным пятиразрядным кодом, а диапазон изменения па­раметра составляет (0...1) с дискретностью х = 0,1.

Таблица 6

Номер Вари- анта	Входная функция	Выходная функция
	Х
	Х
	Х
	Х
	Х
	Х
	Х2
	Х2
	Х
	Х

Рис.3. Вариант построения ПК

Методика выполнения задачи

1. В соответствии с учебным шифром выбирается входная и выходная функция ПК.

2. Определяются дискретные значения входной функции при равномерной дискретизаций с шагом 0,1 при изменении X от 0 до 1. Полученные данные переводят в двоичный четырехразрядный код, для чего каждое из полученных значений функции умножают на (2⁴ - 1). Результат округляют до ближайшего целого десятичного числа, которое записывают в двоичном четырехразрядном коде. Результаты сводят в таблицу. Следует заметить, что входная функция должна быть ограничена числом 15.

3. Определяют дискретные значения выходной функции при тех же значениях и по той же методике, с учетом того, что выходная функция записывается в двоичном пятиразрядном коде. Результаты сводятся в таблицу. Заметим, что выходная функция не должна превышать значения,31. В данном случае умножение функции осуществляется на (2⁵ - 1).

4. Строится схема преобразователя кодов. Для этого используется дешифратор 4 х 16, выходные шины 0...15 которого с помощью диодов соединены с пятью выходными шинами преобразователя ПК в соответствии с полученными в результате выполнения пунктов 2 и 3 кодами входной и выходной функций. При этом двоичный четырехразрядный код входной функции на каждом из наборов, определяет номер выходной шины дешифратора, а соответствующий ему пятиразрядный код - узлы соединения выходной шины о соответствующей разрядной шиной ПК. Соединение выходной шины дешифратора и выходных шин преобразователя осуществляется о помощью диодов только в тех разрядах, где код выходного пятиразрядногого двоичного числа равен единице. Один из вариантов, настроения ПК показан на рисунке.

Поиск по сайту: