КОНСПЕКТ ЛЕКЦИЙ 7 страница

в зависимости от структуры пространственного размещения ячеек памяти в ЗМ, различают адресные ОЗУ с 2D; 3D; 2,5D; 1D организацией ЗМ. (D – размерность)

2D-организация ЗМ:

Это двумерная организация

(по одному направлению идёт адрес,

а по другому – слово)

БП – блок памяти

n – разрядный адрес на входе

N=2ⁿ

плюс – высокое быстродействие, помехоустойчивость:

минус – сложность адресной части

3D-организация ЗМ:

Количество выходов из адресной части

Выбор ячейки памяти осуществляется совпадением сигналов по двум шинам. Это существенно упрощает дешифратор адреса, но будут полувыбранные ячейки. Опасность ложного считывания (записи) это исключают:

- строгим стробированием сигналов (УФА выдаёт очень короткие импульсы)

- высокой синхронизацией сигналов с УФА и УФС (или УФЗ)

- жёсткой регенерацией.

плюс – проще адресная часть

минус – низкая помехоустойчивость =2

2,5D – организация ЗМ:

является промежуточной. Адрес разбивается на группы, а внутри группы 3D – организация.

1D – организация ЗМ:

Используется для постоянных ЗУ.

Обозначение ОЗУ на схемах:

Таблица рекордов

IV. Ассоциативные ЗУ.

Поиск по ассоциативному признаку.

структура:

P_rАП – регистр ассоциативного признака

Р_rМ – регистр маски

КСС – комбинационная схема сравнения

Р_rCb – регистр совпадения

ФС – формирователь сигналов

Р_rC – регистр слова

В ЗМ хранятся N (n+1)-разрядных слов. n-ый разряд указывает на занятость ячейки (0 – свободна; 1 – записано слово).

Принцип работы:

По входной шине поступает в Р_rАП ассоциативный запрос (в разряды), а в Р_rМ – код маски поиска (в ). n-ый разряд устанавливается в 0. Ассоциативный поиск проводится по совокупности разрядов Р_rАП, которым соответствуют 1-цы в разрядах P_rM (немаскированные разряды). Для слов, у которых цифры в разрядах совпали с незамаскированными разрядами P_rАП, КСС устанавливает 1 в соответствующие разряды P_rCb и 0 в остальные разряды.

Таким образом позиции 1-ц в P_rCb соответствуют адресам слов в ЗМ удовлетворяющих ассоциативному поиску. Комбинационная схема ФС формирует из слова в P_rCb сигналы .

V. Стековая и магазинная память.

Стековая память – безадресная.

Стек – совокупность N связанных поразрядно регистров, образующих массив информации.

УС – указатель стека

Запись и считывание информации осуществляется по принципу: первым пришёл – последним обслужен (LIFO).

Запись только в верхний регистр. При этом все слова вместе с этим сдвигаются на 1 вниз.

Считывание в стеке только из верхнего (0-го) регистра.

УС – счётчик, хранящий количество слов, записанных в стеке или переполнение.

Более сложная организация стека – связанные списки.

Магазинная память.

Первым пришёл – первым обслужен (FIFO).

Примеры ЗУ.

Схемы ЗУ – Р.

РА – ассоциативные ЗУ

РВ – постоянные ЗУ

РУ или РМ – ОЗУ

РР – перепрограммируемые ЗУ

первая буква (Р) – функциональный класс, вторая (А, В, У или М, Р) – группа.

(16 одноразрядных слов)

Запись информации D₀, D₁ в парафазном виде

Считывание F₀, F₁ в парафазном виде

x₁-x₄ и y₁-y₄ шины выборки элемента памяти (адресные шины)

CS – вход выбора микросхемы (1)

W – вход установки режима: «0» - чтение; «1» - запись.

2.3. Процессоры: архитектура и принципы организации.

Процессор – функциональный блок ЭВМ для арифметической и логической обработки информации на основе программного управления.

Состав: АЛУ, УУ, СОЗУ, Брег и др.

I. Система команд ЭВМ.

Рассмотрим 3 части:

А. Классификация команд (операций).

Б. Структура и форматы команд.

В. Способы адресации.

А. Классификация команд (операций).

в современном ЕС ЭВМ около 200 команд.

- арифметические операции: сложение, вычитание, умножение, деление, изменение знака, перенос, заем и др.

- логические операции:

- операции сдвигов: арифметический, циклический, логический

- пересылочные операции:

регистр – регистр (внутри процессора)

регистр – память (между процессором и ОЗУ)

память – память (внутри ОЗУ)

- операции управления: условные, безусловные переходы, вызов подпрограмм, возврат из подпрограмм, программные прерывания и др.

Б. Структура и форматы команд.

Команда – двоичный код, определяющий операцию выполняемую процессором и данные (операнды), участвующие в операции.

Операнды указываются адресами ячеек памяти, где они содержатся.

Команда в общем виде:

А₁ – адрес 1-ого оператора

А₂ – адрес 2-ого оператора

А₃ – адрес результата

А₄ – адрес следующей команды

Структура команды: - определяется составом, назначением и расположением полей в команде.

Пример.

В ЕС ЭВМ около 200 команд и до 16Кбайт адресуемой памяти, что приводит к длине 4-х адресной команды:

дв.разр. (бита)

Проблема: длина команды

Задача: уменьшить длину

Для упрощения аппаратуры процессора и повышения быстродействия нужно ускорить команды до машинного слова (полуслова). Поэтому применяют более простые структуры команд:

Сейчас в основном 2-х и одноадресные команды. В микро ЭВМ и микропроцессорах – даже безадресные (стеки)

2-х адресная команда: А₁:=А₁*А₂, где * - знак операции.

1-но адресная команда:

отдельный регистр процессора - аккумулятор

А_кк:=А_кк*операнд.

В. Способы адресации.

Решение задачи уменьшения длины команд породило различные способы адресации информации.

1. прямая адресация

а) абсолютная прямая адресация б) неявная адресация

2. косвенная адресация

а) абсолютная косвенная адресация б) регистровая косвенная адресация

3. относительная адресация

а) адресация по базе б) индексная адресация

4. непосредственная адресация.

Рассмотрим основные способы адресации на примере одноадресной структуры команд.

Введём обозначения:

О – операнд (число над которым выполняется операция)

А_К – адресный код (адрес операнда)

А_И – исполнительный адрес (номер ячейки памяти к которой происходит фактическое обращение).

1. Прямая адресация:

содержимое адресной части прямо указывает на адрес операнда:

абсолютная прямая адресация: А_К=А_И

неявная адресация: А_И=f(КОП, А_К), т. е. А_И определяется специальным образом из информации, содержащейся как в КОП, так и в А_К.

2. Косвенная адресация:

А_К указывает адрес ячейки, в которой находится А_И, т. е. адрес операнда.

Это в малых и микро-ЭВМ с коротким словом.

		Регистровая косвенная адресация

Используется в малых и микро ЭВМ.

3. Относительная адресация.

А_И определяется смещением некоторого заданного числа на значение, определяемое адресной частью команды.

Адресация по базе:

А_И=А_К+А_Б, где А_Б – некоторое число, называемое базовым адресом и хранящееся в специальном базовом регистре процессора.

Схема получения А_И совмещением (конкатенацией) т. е. двоичный код приписывается младшим разрядам к двоичному коду А_Б.

Схема получения А_И суммированием.

Индексная адресация: если операнды являются переменными с индексами, т. е. элементами массивов. Используется индексные регистры, расположенные в процессоре.

Х – дополнительное поле указывающее номер индексного регистра.

4. Непосредственная адресация:

В команде содержится не адрес операнда А_К, а сам операнд. Используется это при хранении различного рода констант.

Примеры:

Команды ЕС ЭВМ:

Формат RR – регистр-регистр

Формат RS – регистр-память

½ слова

3-х адресная команда 1 слово

Формат SS – память-память

2-x адресная команда

1 ½ слова

L₁ и L₂ – шестнадцатиричные числа указывающие на длину (1 до 16 байт) первого и второго операндов соответственно. Применяется для операций над операндами переменной длины. Всего в ЕС ЭВМ 6 основных форматов команд + их модификации.

II. Структура процессора и алгоритм его работы.

Блок-схема:

БР – блок регистров (местная память процессора)

БС – блок сопряжения с интерфейсом

БКИД – блок контроля и диагностики

ПИ – пульт индикации.

Регистры БР могут жёстко не фиксироваться, а назначаться из 8-32х РОН (регистров общего назначения).

БР состоит из:

программно-доступных регистров:

- аккумулятор

- базовые регистры

- индексные регистры

- указатель стеков

- счётчик команд и др.

программно-недоступных регистров:

- это рабочие регистры использующиеся в процессе выполнения одной команды:

РК – регистр команды

РА – регистр адресов

РС – регистр слов (операндов) и др.

БС – организует обмен информацией между процессором и ОЗУ, а также связь процессору с периферийными устройствами.

Интерфейс процессора включает:

шины управления

шина адреса

шина данных

шина задания режима ввода

шина задания режима вывода

шина синхронизации

БС выполняет только 2 операции:

ВВОД СЛОВА

ВЫВОД СЛОВА.

При вводе БС последовательно устанавливает:

а) код режима ввода на шину управления

б) адрес слова в ОЗУ (или периферийного устройств) на шину адреса

в) выдача сигнала синхронизации по шине синхронизации.

При вводе слова из процессора последовательно устанавливаются:

а) код режима вывода на шину управления

б) адрес слова в ОЗУ на шину адреса

в) данные на шину данных

г) выдача сигнала синхронизации по шине синхронизации

БКИД – служит для обнаружения сбоев и отказов в аппаратуре процессора; восстановление после сбоя и поиск мест неисправности при отказе.

ПИ – обеспечивает индикацию основных РОНов и базовых точек процессора. Обеспечивает режим ручного управления.

Алгоритм работы процессора

Комментарии

1. Адрес команды хранится в счётчике команд. При определении адреса следующей команды к текущему содержимому счётчика прибавляется длина предыдущей команды.

2. Адрес команды посылается из счётчика команд в РА, а БС выполняет операцию ввода слова через интерфейс.

Введённое слово поступает на РК. Если длина команды >1 слова, то на основании анализа 1-го слова вводится остальная часть команды.

3. Определяется группа команды и её адресность

4. ------------

5. По вычисленным адресам производится ввод операндов из ОЗУ через интерфейс на регистры слов БР

6. Подготавливается последовательность действий АЛУ по выполнению данной команды

7. Операнды подаются в АЛУ. Работой АЛУ управляют сигналы с шага

8. Результат с выхода АЛУ даётся на место операнда приёмника в соответствующий регистр БР

8. Результат выводится из процессора. Интерфейс обеспечивает режим вывода.

III. АЛУ.

В общем случае АЛУ обеспечивает выполнение всех операций арифметико-логической группы.

Структура АЛУ зависит от формы представления данных (операндов), т. е. существуют:

- АЛУ с фиксированной запятой

- АЛУ с плавающей запятой

- десятичные АЛУ (десятичная арифметика) и др.

В универсальных ЭВМ существуют многофункциональные АЛУ.

Ограничимся рассмотрением структуры и принципов работы АЛУ для положительных и отрицательных чисел с плавающей запятой.

РВх – входной регистр

Р1 и Р2 – регистры операндов

СМ – параллельный комбинационный сумматор

РР – регистр результата

СПР – КС формирования признака результата:

=0 – нулевой результат

>0; <0 – формирование знака результата

П – переполнение (поступает в УУ, где формируется код прерывания)

Выполнение операций умножения и деления в АЛУ возможно при реализации соответствующих микропрограмм, которые выполняются последовательностью микроопераций по схеме:

РО – регистр операнда

АКК – аккумулятор

ДШ – дешифратор микрооперации

РР – регистр результата

АЛУ обладает магистральной (подключается к шине входа и шине выхода). Такая структура позволяет обеспечить модульный принцип организации многофункционального АЛУ.

Например, дополним структуру АЛУ блоками, реализующими основные логические операции:

К, Д, М2 – комбинационные схемы, реализующие поразрядные операции конъюнкции, дизъюнкции и mod2 соответственно.

КМР – схема коммутатора результата.

В настоящее время АЛУ могут выполняться в виде одной или нескольких БИС. Возможен секционный принцип построения многоразрядного АЛУ из 2х, 4х, 8-ми разрядных БИС АЛУ, т. е.

При таком построении АЛУ следует предусмотреть организацию цепей межсекционных переносов и заемов.

2.4. Системы ввода-вывода информации.

I. Модульная организация ЭВМ и интерфейсы.

вспомним состав ЭВМ

ПУ:

1. для хранения больших объёмов информации (внешние ЗУ)

2. для ввода-вывода (устройства ввода-вывода)

Современные ЭВМ – модульный принцип организации, т. е. ЭВМ из набора блоков: Процессор, Оперативная Память, Периферийные Устройства и др.

Модуль – законченный функционально и конструктивно элемент.

Преимущества модульной организации:

- гибкость структуры (наращивание или усечение)

- оперативный ремонт (замена блоков)

- надёжность (поблочное резервирование).

Связь модулей (устройств ЭВМ) друг с другом осуществляется с помощью сопряжений называется в вычислительной технике интерфейсом.

Передача информации из периферийного устройства в ядро ЭВМ называется операцией ввода.

Передача информации из ядра ЭВМ в периферийное устройство называется операцией вывода.

Характеристики ввода-вывода влияют на производительность и эффективность ЭВМ.

Интерфейс – совокупность шин, сигналов, элементов схем и алгоритмов, предназначенная для обмена информацией между устройствами.

Шины:

- информационные (передача команд, адресов и данных)

- идентификации типа информации (передаваемой по информационным шинам)

- управляющие (синхронизация, инициирование и завершение передачи).

Характеристики интерфейса:

- информационная шина (количество бит передаваемых параллельно)

- скорость обмена информацией

- максимальное расстояние

- связность:

односвязный И

многосвязный И (обмен по нескольким независимым путям)

II. Способы организации и основные структуры систем ввода-вывода.

Существует два основных способа организации и передачи данных между оперативной памятью и периферийными устройствами:

1. программно-управляемая передача (обмен программным путём)

2. прямой доступ к памяти (обмен при помощи аппаратных средств)

1. Передачей данных управляет процессор, отвлекаясь на время этой операции от решения задачи. Использование процессора неэффективно. Скорость обмена ниже возможностей ЗУ на дисках и бобинах.

2. Автономное от процессора установление связи и передача данных между ОП и ПУ. Устройство управляющее доступом к памяти – контроллер.

Основные структуры систем ввода-вывода.

А) Структура с одним общим интерфейсом (общая шина).

Модули соединены по схеме:

Контроллер – устройство управляющее ПУ.

Функции:

- синхронизация работы ПУ с другими устройствами

- буферизация информации (временное запоминание информации на время обмена)

- преобразование сигналов интерфейса в последовательность сигналов, обеспечивающих работу конкретного ПУ.

Каждому ПУ необходим свой контроллер.

Правила обмена информацией при едином интерфейсе.

1) информация передаётся словами, равными ширине интерфейса

2) в каждый момент обмен только между одной парой устройств – источником и приёмником информации

3) прямой обмен между ПУ и ПУ невозможен

4) конфликт при одновременной необходимости передать между несколькими устройствами решается на основе приоритетов

Более высокий приоритет у устройств с более высоким быстродействием

ЕИ эффективен в малых и микро ЭВМ с коротким словом (1-2 байта), небольшим количеством ПУ, умеренной производительностью.

Например в СМ-4

организация «общей шины»

БУ – блок управления

По второму правилу обмена всегда обменивается лишь пара устройств активное и пассивное.

Процесс обмена.

Активное устройство инициирует обмен:

- захватывает шины интерфейса

- передаёт адрес пассивного устройства и сопровождает его синхроимпульсом

- одновременно передаёт код операции задающей направление обмена

- при выводе передаёт данные

Пассивное устройство:

- распознаёт свой адрес (селектор адреса)

- анализирует код операции и подключает буф. регистр к шинам данных (при вводе) или подключает буф. регистр через усилители к шинам данных (при вводе)

Буф. регистр рассчитан лишь на 1 слово.

По окончании синхроимпульса активное и пассивное устройства отключаются от шин интерфейса. Обмен закончен.

Прямой обмен между ПУ и ПУ невозможен.

Два типа пар:

ПР* и ПУ

ОП и ПУ*

* - активное устройство

Что же делает контроллер?

Он анализирует состояние ПУ по двоичному вектору состояния.

Структура контроллера ПУ

БСЕИ – блок сопряжения с интерфейсом

БСИУ – блок сопряжения с интерфейсом устройств все регистры БРег доступны

БСЕИ содержит:

- селектор адреса устройства (схемы совпадения (СС)), если это адрес одного из регистров БР то СС выдаёт 1.

- дешифратор кода операции обмена

- формирователь синхроимпульсов

В простых контроллерах БУ и АЛУ отсутствуют.

Б. Иерархическая структура построения ЭВМ из модулей.

(в ЭВМ общего назначения (ЕС ЭВМ))

ККВ – программно-управляемый специальный процессор ввода-вывода.

Обменом руководит специальная программа: супервизор ввода-вывода.

плюс – основной процессор разгружен от управления вводом-выводом (благодаря КВВ)

минус – нет однородности в структуре потоков и формах передаваемых данных.

1. и 2. быстродействующие интерфейсы (слово обмен или двойное слово)

3. информация представляется 1 или 2 байтами. Унифицированы.

4. не унифицированы

Процедура обмена.

1. Процессор получив команду ввода-вывода передаёт её в канал (КВВ)

2. КВВ из фиксированной ячейки памяти канала выбирает начальный адрес начальной программы ввода-вывода и выполняет её. Каждая команда программы задаёт параметры одной операции обмена:

- обмена

- начальный адрес СЗУ

- число

3. КВВ выполняя команды инициирует работу ПУ и последовательно читает или записывает слова информации, обращаясь в ПО.

плюс – при большом числе ПУ экономиться оборудование за счёт централизации в КВВ сложных функций по обслуживанию ПУ

минус – процессор не так оперативно реагирует на различные ситуации во внешней среде.

Скорость выдачи данных из ОП –

Скорость выдачи данных из ПУ –

быстродействующие (диски, барабаны)

медленнодействующие (перо, АЦПУ) до

В. Основные типы и структуры КВВ.

В зависимости от соотношения быстродействия ОП и ПУ в КВВ реализуют два режима работы:

монопольный – ПУ монополизируется канал на всё время передачи данных

Поиск по сайту: