|
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
АвтоАвтоматизацияАрхитектураАстрономияАудитБиологияБухгалтерияВоенное делоГенетикаГеографияГеологияГосударствоДомДругоеЖурналистика и СМИИзобретательствоИностранные языкиИнформатикаИскусствоИсторияКомпьютерыКулинарияКультураЛексикологияЛитератураЛогикаМаркетингМатематикаМашиностроениеМедицинаМенеджментМеталлы и СваркаМеханикаМузыкаНаселениеОбразованиеОхрана безопасности жизниОхрана ТрудаПедагогикаПолитикаПравоПриборостроениеПрограммированиеПроизводствоПромышленностьПсихологияРадиоРегилияСвязьСоциологияСпортСтандартизацияСтроительствоТехнологииТорговляТуризмФизикаФизиологияФилософияФинансыХимияХозяйствоЦеннообразованиеЧерчениеЭкологияЭконометрикаЭкономикаЭлектроникаЮриспунденкция |
Назначение выводов БИС К1810ВМ87Структура МП ВМ86 Укрупненная структурная схема МП ВМ86 (рис 1) содержит две относительно независимые части операционное устройство реализующее заданные командой операции и устройство шинного интерфейса осуществляющее выборку команд из памяти а также обращение к памяти и внешним устройствам для считывания операндов и записи результатов. Оба устройства могут работать параллельно, что обеспечивает совмещение во времени процессов выборки и исполнения команд. Это повышает быстродействие МП, так как операционное устройство как правило выполняет команды, коды которых уже находятся в МП и поэтому такты выборки команды не включаются в ее цикл. Операционное устройство МП содержит группу общих регистров арифметико-логическое устройство (АЛУ) регистр флагов F и блок управления. Восемь 16 битовых регистров общего назначения участвуют во многих командах. В этих случаях регистры общего назначения кодируются трехбитовым кодом, который размещается в соответствующем поле (или полях) формата команды. В соответствии с основным назначением рассматриваемых регистров выделяют регистры АХ, ВХ, СХ, DX используемые прежде всего для хранения данных, и регистры SP, BP, SI, DI, которые хранят главным образом адресную информацию. Особенностью регистров АХ, ВХ, СХ, DX является то, что они допускают раздельное использование их младших байтов AL, BL, CL, DL и старших байтов АН, ВН, СН, DH. Тем самым обеспечивается возможность обработки как слов, так и байтов и создаются необходимые условия для программной совместимости ВМ86 и ВМ80. Соответствие регистров этих двух микропроцессоров указано в табл 1, где FL - младший байт регистра F. Рисунок 1 - Структурная схема МП ВМ86 Все остальные регистры являются неделимыми и оперируют 16 битовыми словами даже в случае использования только старшего или младшего байтов. Указательные регистры SP и ВР хранят смещение адреса в пределах текущего стекового сегмента памяти, а индексные регистры SI и DI хранят смещение адреса соответственно в текущем сегменте данных и в текущем дополнительном сегменте. Однако при использовании этих регистров для адресации операндов возможна смена сегментов памяти (см. в табл. 3).
Таблица 1
Кроме основных функции соответствующих названию регистров общие регистры выполняют специальные функции указанные в табл 2 Арифметическо-логическое устройство (АЛУ) содержит 16 битовый комбинационный сумматор, с помощью которого выполняются арифметические операции, наборы комбинационных схем для выполнения логических операций, схемы для операции сдвигов и десятичной коррекции, а также регистры для временного хранения операндов и результатов.
Таблица 2
К АЛУ примыкает регистр флагов F (рис. 2, где X обозначает неопределенное состояние бита). Его младший байт FL полностью соответствует регистру флагов К580ВМ80, а старший байт FH содержит четыре флага, отсутствующие в К580ВМ80. Шесть арифметических флагов фиксируют определенные признаки результата выполнения операции (арифметической, логической, сдвига или загрузки регистра флагов). Значения этих флагов (кроме флага AF) используются для реализации условных переходов, изменяющих ход выполнения программы. Различные команды влияют на флаги по-разному. Рисунок 2 - Формат регистра флагов F
Назначение арифметических флагов CF - флаг переноса, фиксирует значение переноса (заема), возникающего при сложении (вычитании) байтов или слов, а также значение выдвигаемого бита при сдвиге операнда. PF - флаг четности (или паритета), фиксирует наличие четного числа единиц в младшем байте результата операции, может быть использован, например, для контроля правильности передачи данных. AF - флаг вспомогательного переноса, фиксирует перенос (заем) из младшей тетрады, т. е из бита a3, в старшую при сложении (вычитании), используется только для двоично-десятичной арифметики, которая оперирует исключительно младшими байтами. 2F - флаг пуля, сигнализирует о получении пулевого результата операции. SF - флаг знака, дублирует значение старшего бита результата, который при использовании дополнительного кода соответствует знаку числа. OF - флаг переполнения, сигнализирует о потере старшего бита результата сложения или вычитания в связи с переполнением разрядной сетки при работе со знаковыми числами. При сложении этот флаг устанавливается в единицу, если происходит перенос в старший бит и нет переноса из старшего бита или имеется перенос из старшего бита, но отсутствует перенос в него; в противном случае флаг OF устанавливается в нуль. При вычитании он устанавливается в единицу, когда возникает заем из старшего бита, но заем в старший бит отсутствует либо имеется заем в старший бит, но отсутствует заем из него. Имеется специальная команда прерывания при переполнении, которая в указанных случаях генерирует программное прерывание. Для управления некоторыми действиями МП предназначены три дополнительных флага. DF - флаг направления, управляемый командами CLD и STD; определяет порядок обработки цепочек в соответствующих командах: от меньших адресов (DF = 0) или от больших (DF = 1). IF - флаг разрешения прерываний, управляемый с помощью команд CLI и STI; при IF = 1 микропроцессор воспринимает (распознает) и соответственно реагирует на запрос прерывания по входу INTR; при IF = 0 прерывания по этому входу запрещаются (маскируются) и МП игнорирует поступающие запросы прерываний. Значение флага IF не влияет на восприятие внешних немаскируемых прерываний по входу NMI, а также внутренних (программных) прерываний, выполняемых по команде INT. TF - флаг трассировки (прослеживания). При TF = 1 MП переходит в покомандный (пошаговый) режим работы, применяемый при отладке программ, когда автоматически генерируется сигнал внутреннего прерывания типа 1 после выполнения каждой команды с целью перехода к соответствующей подпрограмме, которая обычно обеспечивает индикацию содержимого внутренних регистров МП. Команды установки или сброса флага TF отсутствуют, так что управление этим флагом осуществляется опосредованно, путем пересылки содержимого регистра флагов F через стек в общий регистр, установки требуемого значения восьмого бита и обратной пересылки сформированного слова в регистр F. Управляющее устройство (УУ) дешифрует команды, а также воспринимает и вырабатывает необходимые управляющие сигналы. В его состав входит блок микропрограммного управления, в котором реализовано программирование МП на микрокомандном уровне. Устройство шинного интерфейса (или просто шинный интерфейс) содержит блок сегментных регистров, указатель команд, сумматор адресов, очередь команд и буферы, обеспечивающие связь с шиной. Шинный интерфейс выполняет операции обмена между МП и памятью или портами ввода - вывода по запросам операционного устройства. Когда операционное устройство занято выполнением команды, шинный интерфейс самостоятельно инициирует опережающую выборку кодов очередных команд из памяти. Очередь команд представляет собой набор байтовых регистров и выполняет роль регистра команд, в котором хранятся коды, выбранные из программной памяти. Длина очереди составляет 6 байт, что соответствует максимально длинному формату команд. Наличие очереди команд, а также способность операционного устройства и шинного интерфейса работать параллельно позволяют совместить во времени фазы выборки команды и выполнения заданной операции: пока одна команда исполняется в операционном устройстве, шинный интерфейс осуществляет выборку следующей команды. Таким образом достигаются высокая плотность загрузки шины и повышение скорости выполнения программы. Пример, иллюстрирующий реализацию описанного конвейерного принципа, дан на рис. 3, где TI обозначает холостые такты работы шины, когда очередь команд заполнена, а операционное устройство занято выполнением текущей команды и не запрашивает выполнения цикла шины. Шинный интерфейс инициирует выборку следующего командного слова автоматически, как только в очереди освободятся два байта. Как правило, в очереди находится минимум один байт потока команд, так что операционное устройство не ожидает выборки команды. Ясно, что опережающая выборка команд позволяет экономить время только при естественном порядке выполнения команд. Когда операционное устройство выполняет команду передачи управления (перехода) в программе, шинный интерфейс сбрасывает очередь, выбирает команду по новому адресу, передает ее в операционное устройство, а затем начинает заполнение (реинициализацию) очереди из следующих ячеек памяти. Эти действия предпринимаются в условных и безусловных переходах, вызовах подпрограмм, возвратах из подпрограмм и при обработке прерываний.
Рисунок 3 - Пример конвейерного выполнения команд
По мере необходимости операционное устройство считывает байт из очереди и выполняет предписанную командой операцию. При многобайтовых командах из очереди считываются и другие байты команды. В тex редких случаях, когда к моменту считывания очередь оказывается пустой, операционное устройство ожидает выборку очередного командного слова, которую инициирует шинный интерфейс. Если команда требует обращения к памяти или порту ввода - вывода, операционное устройство запрашивает шинный интерфейс па выполнение необходимого цикла шины для передачи данных. Когда шинный интерфейс не занят выборкой команды, он удовлетворяет запрос немедленно; в противном случае операционное устройство ожидает завершения текущего цикла шины. Со своей стороны, шинный интерфейс приостанавливает выборку команд во время обмена данными между операционным устройством и памятью или портами ввода - вывода. Буфер шины адреса/данных (БАД) содержит 16 двунаправленных управляемых усилителей с тремя выходными состояниями и обеспечивает номинальную нагрузочную способность линий AD15 - AD0. Буфер шины адреса/состояния (БАС) содержит четыре однонаправленных усилителя с тремя выходными состояниями и обеспечивает номинальную нагрузочную способность линий A19/S6 - A16/S3. Сегментные регистры хранят базовые (начальные) адреса сегментов памяти: кодового сегмента CS, в котором содержится программа; стекового сегмента SS; сегмента данных DS; дополнительного сегмента ES, в котором обычно содержатся данные. Наличие сегментных регистров обусловлено разделением памяти на сегменты и используемым способом формирования адресов памяти. Хотя МП имеет 20-битовую шину физического адреса памяти, он оперирует 16-битовыми логическими адресами, состоящими из базового адреса сегмента и внутрисегментного смешения. Внутрисегментное смещение может быть вычислено в соответствии с указанным в команде способом адресации, может находиться в формате команды или содержаться в общем регистре. Физический адрес формируется путем суммирования смещения и содержимого соответствующего сегментного регистра, которое дополняется четырьмя нулевыми младшими разрядами. Сумматор адресов осуществляет вычисление 20-битовых физических адресов. Указатель команд IP хранит смещение следующей команды в текущем кодовом сегменте, т е. указывает на следующую по порядку команду. Он является аналогом стандартного программного счетчика с той лишь разницей, что его содержимое определяет адрес команды лишь в совокупности с содержимым регистра CS; если же CS заполнен нулями, аналогия становится полной. Модификация IP осуществляется шинным интерфейсом так, что при обычной работе IP содержит смещение того командного слова, которое шинный интерфейс будет выбирать из памяти Оно не совпадает со смещением очередной команды (находящейся в этот момент на выходе очереди команд), которую будет выполнять операционное устройство. Поэтому при запоминании содержимого IP в стеке, например при вызове подпрограмм, оно автоматически корректируется, чтобы адресовать следующую команду, которая будет выполняться Эта особенность является следствием опережающей выборки команд, реализованной в ВМ86. Непосредственный доступ к IP имеют команды передачи управления. Сегментация памяти и вычисление адресов Пространство памяти емкостью 1 Мбайт представляется как набор сегментов, определяемых программным путем. Сегмент состоит из смежных ячеек памяти и является независимой и отдельно адресуемой единицей памяти емкостью 64 Кбайт. Каждому сегменту программой назначается начальный (базовый) адрес, являющийся адресом первого байта сегмента в пространстве памяти. Начальные адреса четырех ceгментов, выбранных в качестве текущих, записываются в сегментные регистры CS, DS, SS и ES, тем самым фиксируются текущие сегменты кода (программы), данных, стека и дополнительных данных. Для обращения к командам и данным, находящимся в других сегментах, необходимо изменять содержимое ceгментных регистров, что позволяет использовать все пространство памяти емкостью 1 Мбайт. Сегментные регистры инициализируются в начале программы путем засылки в них соответствующих констант. Частный случай загрузки всех сегментных регистров нулями приводит к организации памяти, характерной для ВМ80, т.е. фактически к отказу от сегментации памяти. В сегментном регистре хранится 16 старших битов 20-битового начального адреса сегмента. Четыре младших бита адреса принимаются равными нулю и дописываются справа к содержимому сегментного регистра при вычислении физических адресов ячеек памяти. Поэтому начальные адреса сегментов всегда кратны 16. Поскольку других ограничений на размещение сегментов в памяти нет, сегменты могут быть соседними (смежными), неперекрывающимися, частично или полностью перекрывающимися. Физическая ячейка памяти может принадлежать одному или нескольким сегментам. Физический адрес ячейки памяти представляет 20-битовое число в диапазоне 0 - FFFFF, которое однозначно определяет положение каждого байта в пространстве памяти емкостью 1 Мбайт. В начале каждого цикла шины, связанного с обращением к памяти, физический адрес выдается на шину адреса и сопровождается сигналом ALE. Так как МП ВМ86 является 16-битовым, то все операции при вычислении физического адреса производятся с 16-битовыми адресными объектами. Логический адрес ячейки памяти состоит из двух 16-битовых беззнаковых значений: начального адреса сегмента, который называется также просто базой или сегментом, и внутрисегментного смещения, которое определяет расстояние от начала сегмента до этой ячейки. Для вычисления физическою адреса база сегмента сдвигается влево па 4 бит и суммируется со смещением, как показано на рис. 4, где также приведены возможные источники компонентов логического адреса (ЕА - эффективный адрес, вычисляемый в соответствии с заданным способом адресации). Перенос из старшего бита, который может возникнуть при суммировании, игнорируется. Это приводит к так называемой кольцевой организации памяти, при которой за ячейкой с максимальным адресом FFFFF следует ячейка с нулевым адресом. Аналогичную кольцевую организацию имеет и каждый сегмент. Рисунок 4 - Вычисление физического адреса
Источники логического адреса для различных типов обращения к памяти приведены в табл. 3. Команды всегда выбираются из текущего сегмента кода в соответствии с логическим адресом CS: IP. Стековые команды всегда обращаются к текущему сегменту стека по адресу SS:SP. Если при вычислении адреса ЕА используется регистр ВР, то обращение производится также к стековому сегменту. В последнем случае принцип стека»первый пришел - последний вышел» игнорируется и ячейки стекового сегмента рассматриваются как ОЗУ с произвольной выборкой, что обеспечивает большую гибкость в использовании этих ячеек.
Таблица 3
Операнды, как правило, размещаются в текущем сегменте данных, и обращение к ним организуется по адресу DS:EA. Однако программист может заставить МП обратиться к переменной, находящейся в другом текущем сегменте. Считается, что цепочка-источник находится в текущем сегменте данных, а ее смешение задается регистром SI. Цепочка-получатель обязательно располагается в текущем дополнительном сегменте, а смещение берется из регистра D1. Команды обработки цепочек автоматически модифицируют содержимое индексных регистров SI и DI по мере продвижения по цепочке в направлении, соответствующем флагу DF. Смена сегментного регистра в соответствии с вариантами, указанными в табл. 3, осуществляется с помощью однобайтового префикса замены сегмента 001SR110, который ставится перед первым байтом команды. Двухбитовое поле SR содержит код сегментного регистра, используемого для вычисления физического адреса в данной команде: 00 - регистр ES, 01 - CS, 10 - SS; 11 - DS. В мнемонических обозначениях команд смена сегмента отражается следующим образом: MOV AX, CS: [ВХ] - пересылка в АХ слова из кодового сегмента со смещением из ВХ; ADD ES:ROW[DI], BL - сложение байта из дополнительного сегмента (со смещением +ROW) с содержимым регистра BL и размещение результата в ОЗУ на место первого слагаемого. Сегментная структура памяти обеспечивает возможность создания позиционно независимых или динамически перемещаемых программ, что необходимо в мультипрограммной среде для эффективного использования оперативной памяти. Чтобы обеспечить позиционную независимость, все смешения в программе должны задаваться относительно фиксированных значений, содержащихся в сегментных регистрах. Это позволяет произвольно перемещать программу в адресном пространстве памяти, изменяя только содержимое сегментных регистров. Стек, как обычно, организуется в ОЗУ, и его положение определяется содержимым регистров SS и SP. Регистр SS хранит базовый адрес текущего сегмента стека, а регистр SP указывает на вершину стека, т.е. содержит смещение вершины стека в стековом сегменте. При каждом обращении к стеку пересылается одно слово, причем содержимое SP модифицируется автоматически: при записи (включении) в стек оно уменьшается на два, при чтении (извлечении) из стека - увеличивается на два. При всех достоинствах принятой в ВМ.86 организации памяти она имеет некоторый недостаток, заключающийся в трудности манипуляции физическими адресами при необходимости их программной обработки.
Организация ввода – вывода Ввод и вывод данных может осуществляться двумя способами: с использованием адресного пространства ввода - вывода, и с использованием общего с памятью адресного пространства, т.е. с отображением на память. При первом способе применяются специальные команды IN (ввод) и OUT (вывод), которые обеспечивают передачу данных между аккумуляторами AL или АХ и адресуемыми портами. При выполнении этих команд вырабатывается сигнал = 0, который идентифицирует выбор пространства ввода - вывода и в совокупности с сигналами и позволяет сформировать системные сигналы IOW и IOR для управления операциями записи данных в порт и чтения из порта. Команды IN и OUT могут использовать прямую адресацию (по аналогии с одноименными командами ВМ80), когда адрес порта содержится в виде константы во втором байте команды, и косвенную адресацию, когда адрес располагается в регистре DX. В первом случае можно адресовать по 256 портов для ввода и вывода данных. Во втором обеспечивается адресное пространство до 64К 8-битовых портов или до 32К 16-битовых портов. Косвенная адресация позволяет вычислять адреса портов при выполнении программы и удобна при организации вычислительных циклов для обслуживания нескольких портов с помощью одной процедуры. Восемь ячеек F8 - FF в пространстве ввода - вывода зарезервированы для системных целей, и использовать их в прикладных программах не рекомендуется При втором способе адреса портов размещаются в общем адресном пространстве, и обращение к ним не отличается от обращения к ячейкам памяти. Это повышает гибкость программирования, так как для ввода - вывода можно использовать любую команду с обращением к памяти при любом способе адресации. Так, команда MOV позволяет передавать данные между любым общим регистром или ячейкой памяти и портом ввода - вывода, а логические команды AND, OR, XOR и TEST позволяют манипулировать битами в регистре порта. При этом, однако, следует учитывать, что команды с обращением к памяти имеют больший формат и выполняются дольше, чем простые команды IN и OUT. Кроме того, несколько усложняется дешифрирование 20-битового физического адреса порта и сокращается число адресов, которые могут использоваться для ячеек памяти. Микропроцессор может передавать по шине байт или слово в/из ВУ. Чтобы слово передавалось за один цикл шины, адрес ВУ должен быть четным Адрес байтового ВУ может быть четным или нечетным, и соответственно порты этих внешних устройств подключаются к линиям младшего и старшего байта шины данных. Для раздельного обращения к этим портам дешифрирование адресов осуществляется с учетом сигналов на линиях и А0.
2 Минимальный и максимальный режимы функционирования Минимальный режим (вывод MN/MX подключен к шине питания) ориентирован на применение микропроцессора в однопроцессорных системах, содержащих небольшое число устройств. В этом режиме микропроцессор непосредственно вырабатывает сигналы управления циклами канала DT/ , , ALE, M/ , , , в соответствующей временной последовательности, а также обеспечивает простой доступ к системному каналу по запросу от контроллера прямого доступа к памяти типа КР580ВТ57, используя сигналы HLD/HLDA. Система минимальной сложности, как показано на рис. 5, состоит из КМ1810ВМ86, генератора тактовых импульсов КР1810ГФ84, двух (трех) буферных регистров КР580ИР82, обеспечивающих фиксацию 16-разрядного (20-разрядного) адреса. Подключение шины данных системы к выходам канала данных микропроцессора выполняется специальными схемами двунаправленных шинных формирователей КР580ВА86. Если нагрузка по току и емкостная нагрузка не превышают нагрузочной способности выходных каскадов микропроцессора, то возможно непосредственное подключение его канала данных на шину данных системы. Рисунок 5 - Структурная схема системы на базе микропроцессора КМ1810ВМ86 в режиме минимального включения микросхемы
Для пользователя действия, выполняемые микропроцессором, представляют собой последовательность циклов канала по обмену информацией с памятью или периферийными устройствами. Каждый цикл канала микропроцессора состоит, как минимум, из четырех машинных тактов Т1 - Т4. В такте Т1 на канал адрес данных всегда выдается адресная информация. В этом же такте вырабатывается сигнал ALE, который позволяет идентифицировать начало цикла канала и используется как стробирующий для занесения адресной информации во внешний регистр адреса. В такте Т2 производится переключение направления работы канала адреса/данных. Передача данных по каналу происходит в тактах Т3 и Т4. Длительность цикла канала может быть удлинена использованием управляющего сигнала RDY. Этот сигнал позволяет разработчику синхронизировать скорость работы внешней памяти со скоростью работы микропроцессора введением в цикл канала между тактами Т3 и Т4 дополнительных тактов ожидания. В течение тактов ожидания данные на канале остаются неизменными. Между тактом Т4 текущего цикла и тактом Т1 следующего цикла канала процессор может вводить дополнительные»холостые» такты, предназначенные для выполнения внутренних действий. Моменты введения этих тактов и их число зависят от состояния очереди команд и выполняемой команды в УО. Все типы циклов канала могут быть объединены в два базовых цикла: цикл чтения и цикл записи. Пример базового цикла канала для минимального режима приведен на рис. 6. Цикл чтения начинается с выработки сигнала ALE. Этот сигнал используется для занесения адресной информации на внешний регистр адреса. В такте Т2 канал A/D переключается в высокоомное состояние, вырабатывается сигнал , который используется для чтения адресуемого устройства. Для управления шинными формирователями, обеспечивающими развязку канала адреса/данных микропроцессора от системного канала данных, используются сигналы DT/ и . Цикл записи (как и цикл чтения) начинается с выдачи сигнала ALE и адреса на канал адреса. В такте Т2 непосредственно за выдачей адреса на канал A/D выдаются данные для записи в адресуемое устройство. Эта информация остается истинной на канале данных до окончания такта Т4. Сигнал вырабатывается в начале такта Т2 и остается в этом состоянии до начала такта Т4. Использование четырехтактового цикла обмена информацией позволяет микропроцессору при тактовой частоте 5 МГц работать без введения тактов ожидания со схемами памяти с длительностью цикла обращения от 500 до 800 нс и временем выборки от 300 до 400 нс. Начальная установка и запуск микропроцессора осуществляются по сигналу SR. Для правильной установки в начальное состояние микропроцессора сигнал SR должен подаваться на вход SR высоким уровнем - не менее четырех периодов тактовой частоты. По сигналу SR работа микропроцессора приостанавливается, и производится начальная установка регистра признаков F, регистра адреса (указателя) команд IP, сегментных регистров в соответствии с табл. 4, выходы канала адреса/ данных переводятся в высокоомное состояние, выходы канала управления - в высокоомное или пассивное состояние. По окончании сигнала SR пошаговые и маскируемые прерывания запрещены, и первая команда начинает выбираться из ячейки памяти с физическим адресом FFFFOH. Обычно первой командой является команда межсегментного прямого перехода IMP, которая изменяет содержимое регистров IP и CS и таким образом определяет начальный адрес выполняемой программы.
Рисунок 6. - Цикл канала для режима минимального включения микропроцессора
Таблица 4
Максимальный режим (вывод MN/неMX подключен к шине»Общий») ориентирован на применение микропроцессора в сложных одно- и многопроцессорных системах. В системах максимальной конфигурации (рис. 7) функции управления каналом берет на себя системный контроллер КР1810ВГ88, который декодирует три сигнала состояния - , поступающие из микропроцессора, и выдает рас ширенный набор сигналов управления для остальной части системы. Пять выходных сигналов используются для координации совместной работы с другими процессорами в мультипроцессорной системе. Рисунок 7 - Структурная схема системы на базе микропроцессора КМ1810ВМ86 в режиме максимального включения микросхемы
3 Организация прерываний Общие сведения о системе прерываний. Микропроцессор BM86 имеет эффективную систему прерываний, в которой каждому прерыванию поставлен в соответствие код (от 0 до 255), который идентифицирует тип прерывания. Прерывания могут инициироваться внешними устройствами (внешние прерывания) или командами программных прерываний, а в некоторых ситуациях - автоматически самим МП (внутренние прерывания). Возможные источники прерываний показаны на рис. 8 Рисунок 8 - Источники прерываний
Прерывание заставляет МП временно прекратить выполнение текущей программы и перейти к выполнению подпрограммы обработки прерывания, которая считается более важной или срочной. Возобновление прерванной программы должно быть произведено так, будто прерывание отсутствовало. Для этого в стеке запоминается адрес возврата (CS и IP) и содержимое регистра флагов F, а также содержимое тех регистров, которые потребуются для выполнения подпрограммы обработки прерывания Содержимое регистров CS, IP и F запоминается и восстанавливается автоматически, а для запоминания и последующего восстановления содержимого других регистров МП должны быть предусмотрены соответствующие команды в начале и конце подпрограммы обработки прерываний Следует отмстить, что в стек включается скорректированное содержимое указателя команд IP, соответствующее адресу команды, перед которой МП начал обслуживать прерывание. Необходимость коррекции вызвана тем, что IP адресует команды с опережением из-за существования внутренней очереди команд. Внешние прерывания. Запросы на внешние прерывания поступают в МП по двум входам: INTR и NMI, и сами прерывания делится соответственно на маскируемые и немаскируемые. Запросы на маскируемые прерывания от ВУ обычно поступают на входы программируемого контроллера прерываний (ПКП) К1810ВН59А, который формирует сигнал, подаваемый на вход, INTR. Отметим, что этот ПКП может использоваться как с МП ВМ86, так и с ВМ80, причем его работа существенно зависит от типа МП. При работе с ВМ80 контроллер в ответ на первый сигнал подтверждения прерывания INTA1 выставляет на тину данных код команды CALL. В МП этот код инициирует еще два сигнала: и , по которым ПКП выдает два байта адреса подпрограммы. При работе с BM86 в ответ па сигнал ПКП не выдаст данных в микропроцессор и буфер данных ПКП остается в высокоомном состоянии. По сигналу ПКП посылает в микропроцессор байт, определяющий тип (вектор) прерывания. Koгда устанавливается сигнал INTR = 1, действия МП зависят от состояния флагa IF разрешения прерываний. Однако до завершения текущей команды МП, как правило, не предпринимает никаких действий. Имеется несколько случаев, когда сигнал INTR распознается только при завершении следующей команды. Префиксы повторения, блокировки шины и замены сегмента считаются частью команды, поэтому прерывание между префиксом и командой не воспринимается. Команды пересылки в сегментный регистр MOV sr, src и извлечения из стека в сегментный регистр POP sr рассматриваются аналогично, прерывание не распознается до завершения следующей за ними команды. Это необходимо для правильной смены сегмента, когда осуществляется перезагрузка сегментного регистра и регистра, определяющего смещение в сегменте (например, регистров SS и SP). Имеются два особых случая, когда запрос прерывания распознается во время выполнения команды, относящихся к цепочечной команде с повторением и к команде WAIT, которые могут выполняться в течение значительного времени. В этих случаях прерывания воспринимаются после любой законченной цепочечной операции (т.е. после очередной операции с элементом цепочки) или после цикла проверки сигнала на входе (каждый цикл проверки занимает время 5Т). Если 1F = 0, т. с. прерывания по входу INTR запрещены (замаскированы), МП игнорирует запрос прерывания и переходит к следующей команде. Микропроцессор не запоминает состояние сигнала INTR, поэтому этот сигнал должен оставаться активным, пока прерывающее ВУ не получит сигнала подтверждения или само не снимет запрос. Если IF = 1, то МП распознает запрос прерывания и обрабатывает его. Состоянием флага IF программист может управлять с помощью команд STI (установка) и CLI (сброс). Эти команды эквивалентны командам EI (разрешение прерывания) и DI (запрет прерывания) МП ВМ80. Кроме того, ПКП может осуществлять селективное маскирование запросов прерывания от отдельных устройств, если в контроллер послан соответствующий приказ. Микропроцессор ВМ86 подтверждает запрос прерывания, выполняя два последовательных цикла . Если в этих циклах появляется запрос шины но линии HOLD (в минимальном режиме) или = (в максимальном режиме), то он не воспринимается до завершения обоих циклов . В максимальном режиме МП генерирует в этих циклах сигнал блокировки шины , чтобы другие процессоры не пытались запрашивать шину. Запросы на немаскируемое прерывание поступают по входу NMI и обычно используются для прерывания работы МП при»катастрофических» событиях, требующих немедленной реакции, таких, как аварийное пропадание питания, обнаружение ошибки памяти и т.д. Вход NMI воспринимает переход сигнала от низкого уровня к высокому (положительный фронт), чтобы текущая программа не прерывалась от одного сигнала NMI = 1 несколько раз. Запросы NMI запоминаются в МП и имеют более высокий приоритет, чем прерывания по входу INTR. Обработка немаскируемого прерывания не зависит от состояния флага IF. Немаскируемому прерыванию присваивается фиксированный код типа 2, который автоматически формируется внутри МП. Поэтому в ответ на NMI циклы типы подтверждения прерывании INTA не формируются, что ускоряет реакцию МП на запросы немаскируемых прерываний. Внешнее прерывание может появиться в произвольный момент времени, т.е. асинхронно по отношению к действиям МП. Время реакции МП, определяющее запаздывание обслуживания прерывания, зависит от времени завершения текущей команды. Наибольшее запаздывание может произойти при выполнении команд умножения, деления и параметрического сдвига на много битов. Основные параметры различных видов прерываний даны в табл. 5, где прерывания перечислены в порядке убывания их приоритетов. Таблица 5
При анализе приоритетов необходимо учитывать маскируемость внешних прерываний по входу INTR, что может привести к перераспределению приоритетов. Если, например, одновременно возникают немаскируемое и маскируемое прерывания, МП начинает выполнение немаскируемого прерывания как имеющего высший приоритет и маскирует внешние прерывания сбросом флага IF. В этом случае запрос по входу INTR принимается лишь по окончании обслуживания немаскируемого прерывания. Однако обслуживание запроса маскируемого прерывания может быть разрешено при выполнении подпрограммы обслуживания любого прерывания путем установки флага IF. Внутренние прерывания характеризуются типом прерывания, который либо предопределен, либо содержится в коде команды, а также тем, что циклы шины подтверждения прерывания INTA не формируются и внутренние прерывания не могут быть запрещены (кроме пошагового прерывания). Прерывание по ошибке деления (тип 0) генерируется микропроцессором сразу после выполнения команд деления DIV и IDIV, если формат частного превышает формат получателя или в случае деления на нуль. Время реакции МП на прерывание типа 0 и выполнения соответствующей подпрограммы следует учитывать при оценке продолжительности команды деления в наихудшем случае. Прерывание по переполнению (тип 4) генерируется по однобайтовой команде INT0, если установлен флаг OF. Пошаговое прерывание (тип 1) вырабатывается автоматически при TF = 1 после выполнения каждой команды или пары команд, если первая команда изменяет содержимое сегментного регистра. Обычно это прерывание используется в программах отладки для реализации покомандного выполнения программы. При обработке прерывания МП включает в стек регистры F, CS и IP, а затем сбрасывает флаги IF и TF. Поэтому после вызова подпрограммы МП работает обычным образом, а не в пошаговом режиме. Подпрограмма обработки пошагового прерывания обычно осуществляет индикацию внутренних регистров МП и содержимого некоторых ячеек памяти. Когда подпрограмма завершается, из стека извлекаются прежние состояния флагов и МП снова переводится в пошаговый режим работы. Как уже отмечалось, МП ВМ86 не имеет команд установки и сброса флага TF. Отсутствуют также команды, которые позволили бы организовать пересылки между старшим байтом регистра F и общим регистром МП Состояние флага TF можно изменять, воздействуя на него после включения регистра F в стек. Для включения регистра F в стек и извлечения его из стека предусмотрены соответственно команды PUSHF и POPF. Значение TF = 1 устанавливается путем объединения по ИЛИ содержимого регистра с константой 0100, a TF = 0 - путем объединения по И с константой FEFF. Если установлено TF = 1, то первое пошаговое прерывание произойдет после выполнения команды, следующей за командой возврата из подпрограммы обработки пошагового прерывания. В пошаговом режиме МП реагирует на внешние и внутренние прерывания. Обычным путем (с включением в стек регистров CS, IP и F) осуществляется переход на подпрограмму обработки возникшего прерывания. Однако до выполнения первой команды этой подпрограммы распознается пошаговое прерывание и управление передается подпрограмме обработки пошагового прерывания типа 1, после завершения которой МП возвращается к выполнению подпрограммы принятого ранее прерывания. Прерывание, определяемое пользователем при составлении программы, осуществляется по двухбайтовой команде INTn, в которой тип прерывания указывается во втором байте команды. Команда INTn вызывает требуемую подпрограмму, как и команда CALL, однако при переходе на подпрограмму команда INTn осуществляет запоминание не только адреса возврата (CS и IP), но и регистра флагов F. При этом выполняется межсегментный переход, причем адрес подпрограммы располагается не в формате команды или в произвольной ячейке памяти, а в специально сформированной таблице. Процедуры программных прерываний удобно применять в системах, где допускается динамическое перемещение программ (процедур) при их выполнении. Поскольку таблица указателей находится в фиксированной области памяти, процедуры могут вызывать друг друга через эту таблицу. Этим обеспечивается устойчивое взаимодействие, не зависящее от адресов процедур, если перемещение процедуры в памяти сопровождается соответствующей модификацией таблицы указателей. Однобайтовая команда INT3 вызывает прерывание типа 3, которое определено как прерывание контрольной точки (точки разрыва). Контрольной точкой может быть любое место в программе, где нормальное ее выполнение прерывается и производятся некоторые специальные действия. Контрольные точки обычно вводятся при отладке как средство индикации содержимого регистров, ячеек памяти и портов ввода в критических местах программы. Эту команду можно также использовать, чтобы вставить дополнительный фрагмент программы без ее повторной трансляции. Процедура обслуживания прерываний. Связь между кодом, определяющим тип прерывания, и подпрограммой (процедурой) обслуживания прерывания устанавливается с помощью таблицы указателей векторов прерываний (рис. 9). Полная таблица занимает 1 Кбайт памяти и содержит 256 элементов, расположенных по адресам 0 - 3FF. Каждый элемент таблицы содержит два слова, определяющие начальный логический адрес подпрограммы. Слово с большим адресом содержит базовый адрес сегмента, а слово с меньшим адресом - смещение подпрограммы от начала кодового сегмента. При переходе на подпрограмму смещение загружается и регистр IP, а адрес сегмента загружается в регистр CS. Так как размер каждого элемента таблицы составляет 4 Байт, МП вычисляет адрес (смещение) требуемого элемента путем умножения типа прерывания на 4. Необходимо отметить, что при обращении к таблице указателей сегментные регистры не используются. При формировании физического адреса вычисленное смещение складывается с нулем и ни один сегментный регистр не используется, на что указывают сигналы состояния S4 = S5 = 10. После установления нового содержимого регистров IP и CS микропроцессор выбирает код операции первой команды подпрограммы и затем выполняет обычные действия по заполнению очереди команд, выполнению команд и обмену данными. Когда осуществляется переход на подпрограмму обслуживания прерывания, содержимое регистра F (вместе с содержимым регистров CS и IP) запоминается в стеке, флаг IF (а также флаг TF) сбрасывается. Тем самым автоматически запрещаются внешние прерывания по входу INT, что нужно, например, для зашиты начального участка подпрограммы, в течение которого осуществляется включение в стек внутренних регистров МП. Затем подпрограмма может разрешить внешние прерывания командой STI. Кроме того, она может быть прервана запросом на входе NMI и внутренними прерываниями. Необходимо следить, чтобы в подпрограмме не возникало прерывание того типа, которое она обслуживает. Например, попытка деления на нуль в процедуре прерывания из-за ошибки деления приведет к бесконечным вызовам этой процедуры. Рисунок 9 - Таблица указателей векторов прерываний
В конце подпрограммы восстанавливают содержимое регистров МП, которые были включены в стек в начале подпрограммы с целью сохранения данных, относящихся к прерванной программе. Этот участок подпрограммы следует защитить с помощью команды CLI от прерываний по входу INTR. Подпрограмма обработки прерывания должна заканчиваться командой возврата из прерывания IRET, которой предшествует команда разрешения прерываний STI. Перед выполнением команды IRFT стек должен быть в том состоянии, в котором он был сразу после вызова подпрограммы. Тогда эта команда извлекает три верхние слова из стека в регистры IP, CS и F, что обеспечивает возврат к команде, которая выполнялась бы в случае отсутствия прерывания. 4 МП ВМ 88 Архитектура МП ВМ88 тождественна архитектуре ВМ86. Программное обеспечение одного МП может быть использовано другим без изменения. Отличия в их организации наблюдаются только на структурном уровне. Рисунок 10 - Схема микроЭВМ на базе ВМ88
Схема микроЭВМ, построенной на основе МП ВМ88, приведена на рис. 10. Она содержит 20-разрядную шину физического адреса ADR, шину данных DAT и шину управления СВ. В системе используется физическая память емкостью до 1 М байта и изолированная система ВВ с пространством портов до 64 К байт. Однако обмен с памятью и внешними приборами ВВ выполняется через 8-разрядную шину данных DAT по байтам. По этой причине в магистрали отсутствует линия ВНЕ, которая предназначена для управления передачей данных через старшую часть шины данных DAT15 - DATO. С другой стороны, системная шина на рис. 10 полностью эквивалентна шине микроЭВМ, построенной на базе МП ВМ80. Это означает совместимость внешних по отношению к ЦП аппаратных модулей как одной, так и другой МС. Представленная на рис. 11 структурная схема МП ВМ88 аналогична схеме МП ВМ86, за исключением того, что внешний обмен данными выполняется по 8 бит. Шестнадцатиразрядные операнды считываются или записываются при помощи двух последовательных циклов обращения к магистрали. Поэтому производительность ВМ88 несколько хуже, чем у ВМ86, а в остальном с точки зрения программиста оба процессора не различимы. В процессоре ВМ88 длина очереди уменьшена до 4 байт, тогда как в ВМ86 она составляет 6 байт или 3 слова. Длина очереди была сокращена для уменьшения времени занятия системной магистрали блоком сопряжения, необходимого для заполнения очереди. Вместе с этим был оптимизирован алгоритм предварительной выборки. Так, если в ВМ86 новое слово программного кода считывается из памяти и вводится в буфер всякий раз, когда в очереди освобождается два байта, то в ВМ88 новый байт программного кода пересылается в буфер при наличии в нем хотя бы одного места. Алгоритм такого типа сглаживает возможные колебания длины очереди, обеспечивая практически постоянное ее заполнение. Блоки обработки обоих процессоров совершенно идентичны и работают с одинаковыми скоростями. Поэтому скорость работы ЦП на базе ВМ88 ограничивается производительностью его блока сопряжения. Поддержка всегда заполненной очереди команд заставляет ЦП работать с максимальной для него скоростью, Определяемой скоростью работы блока обработки. Однако в случае следующих друг за другом ряда простых команд очередь может быстро опустеть и производительность ЦП будет определяться скоростью выборки команд из памяти. Микропроцессор ВМ88, подобно ВМ86, может работать как в минимальном, так и в максимальном режиме, в соответствии с этим меняется состав и функциональное назначение его аппарат-нога интерфейса. Программирование режима выполняется с помощью входа MN/ . Внесенные в структуру ВМ88 изменения повлияли и на его интерфейс, который несколько отличается от интерфейса ВМ86. Во-первых, двунаправленные линии AD15 - AD8 заменены на однонаправленную шину А15 - А8, служащую только для выдачи адресной информации. Сигналы А15 - А8 запоминаются внутри ЦП и выдаются на одноименные линии в продолжении всего машинного цикла работы с шиной аналогично старшим адресным линиям ЦП ВМ85ТА. Во-вторых, отсутствует необходимость в сигнале . В максимальном режиме освободившаяся линия не используется. На ней всегда поддерживается напряжение высокого уровня. В минимальном режиме через данную линию выводится сигнал , функционально эквивалентный сигналу максимального режима, но с другими временными параметрами. Его временные параметры совпадают с параметрами сигнала IO/ . Сигнал совместно с сигналами DT/ и IO/ обеспечивает полную информацию о типе текущего машинного цикла в соответствии с табл. 6. Отметим, что сигнал IO/ инвертирован по отношению к однотипному сигналу МП ВМ86. Это сделано для обеспечения совместимости с интерфейсом ВМ85А. Существует еще одно отличие ВМ88 в минимальном режиме. При входе в состояние останова сигнал ALE задерживается на один такт, чтобы позволить внешним схемам запомнить информацию о состоянии.
Рисунок 11 - Схема микропроцессора ВМ88
Процессор ВМ88 размещается в стандартном 40-выводном корпусе с двурядным расположением выводов. Условное графическое обозначение микросхемы приведено на рис. 12. Функциональное назначение выводов микросхемы совпадает с функциональным назначением тех же выводов для ВМ86. Это упрощает проектирование МС на их основе, дает возможность ввести процедуры автоматического распознавания типа МП. Такого рода распознавания важны для компонентов внешнего расширения процессоров, работающих в максимальном режиме. Процедура распознавания и настройки на конкретный МП выполняется при включении напряжения питания или нажатии клавиши RESET, когда управление передается на стартовый адрес МП. В качестве стартового входа в обеих микросхемах используется логический адрес 0FFFFH:0000H. Однако в первом цикле обращения к магистрали МП ВМ86 считывает первое слово программной последовательности ( = 0), тогда как в ВМ88 эта линия всегда находится в состоянии HIGH ( = 1). Состояние линии в первом машинном цикле после сброса однозначно связывается с типом МП. Рисунок 12 - Условное графическое обозначение микропроцессора ВМ88 а -минимальный режим, б - максимальный режим
Конфигурация локальной шины ВМ88 полностью совпадает с мультиплексированным интерфейсом ПУ семейства ВМ85А, что позволяет разработчику создавать системы с минимальным числом корпусов. Подобная конфигурация дала возможность использовать всю вычислительную мощность процессоров ВМ88 совместно с высокоинтегрированными периферийными кристаллами семейства ВМ85А.
Таблица 6
5 Арифметический сопроцессор ВМ 87 Назначение выводов БИС К1810ВМ87 AD15 - AD0 - входы/выходы для формирования адресов и передачи данных. В течение первой части цикла шины (Т1) они содержат адрес, а в остальной части цикла (Т2, Т3, TW, T4) по ним вводятся или выводятся данные. Когда шиной управляет ЦП, выводы AD15 - AD0 являются входами. A19/S6 - A16/S3 - выходы для формирования четырех старших разрядов адреса в течение первой части цикла шины (Т1), в остальной части цикла (Т2, Т3, TW, T4) имеют постоянные значения S3 = S4 = S6 = 1, S5 = 0. Когда шиной управляет ЦП, эти выводы являются входами (рис. 13). /S7 выходной сигнал разрешения старшего байта шины данных. Значение = 0 устанавливается в такте Т1 при чтении или записи данных с использованием старших разрядов шины данных D15 - D8. Если разряды D15 - D8 при передаче данных не используются, то = 1. В остальной части цикла шины (Т2, Т3, TW, T4) действует выходной сигнал S7 = 0. Когда сопроцессор не управляет шиной, данный вывод используется как вход. - - выходные сигналы кода состояния сопроцессора; = 101 - чтение из памяти; = 110 - запись в память; = 111 - пассивное состояние сопроцессора; остальные комбинации значений не используются. Код состояния выставляется в такте Т4 и сохраняет свое значение в тактах Т1 и Т2, тактах Т3 и TW, когда входной сигнал READY = 1, выставляется код пассивного состояния = 111. Код состояния используется системным контроллером К1810ВГ88 для формирования соответствующих сигналов управления при обращениях к памяти. Определенные изменения сигналов , или такте Т4 служат для индикации начала цикла шины, а пассивное состояние в такте Т3 или TW - для индикации конца цикла шины. Когда управление шиной осуществляет ЦП, эти выводы являются входами. - вход/выход используется для запроса/предоставления доступ к локальной шине ЦП, когда сопроцессору требуется переслать операнд. Этот вывод может быть использован для запроса/предоставления доступа другому процессору, который связан с АСП по линии . Последовательность взаимодействия АСП с ЦП по линии состоит в следующем: 1) сопроцессор посылает запрос центральному процессору в форме отрицательного импульса длительностью, равной одному периоду CLK, когда ему необходима локальная шина либо когда он получает запрос по линии от другого процессора; 2) сопроцессор ожидает сигнала (отрицательного импульса) предоставления шины от ЦП и, получив его, в следующем такте начинает пересылку операнда по шине либо в этом же такте передает этот сигнал по линии другому процессору, запросившему доступ; 3) сопроцессор формирует ответный отрицательный импульс центральному процессору длительностью, равной одному периоду CLK после завершения пересылки операнда либо по получению ответного импульса по линии от другого процессора. Рисунок 13 - Условное графическое обозначение АСП ВМ87
- вход - выход, сигнал запроса/предоставления шины для связи сопроцессора с другим процессором, использующим локальную шину. Если сопроцессор не управляет локальной шиной в момент прихода запроса по линии от другого процессора, то этот запрос передается с запаздыванием на один такт CLK- Сигнал предоставления шины от ЦП и ответный сигнал о завершении доступа другим процессором также передаются сопроцессором с задержкой на один такт CLK. Если сопроцессор управляет локальной шиной, то последовательность его взаимодействия с другим процессором по линии состоит в следующем: 1) процессор посылает запрос о предоставлении шины сопроцессору в форме отрицательного импульса длительностью, равной одному периоду CLK; 2) во время ближайшего такта Т4 или Т1 сопроцессор посылает сигнал подтверждения (в форме отрицательного импульса длительностью, равной одному периоду CLK.) запросившему процессору, что свидетельствует об освобождении локальной шины сопроцессором и переходе его в состояние ожидания сигнала завершения использования шины от запросившего процессора; 3) после завершения использования шины запросивший процессор посылает отрицательный импульс длительностью, равной одному периоду CLK, сопроцессору, который в следующем такте возобновляет работу с локальной шиной. QS1, QS0 - входные сигналы кода состояния очереди команд. Они позволяют сопроцессору следить за состоянием очереди команд ЦП с тем, чтобы синхронизировать начало выполнения очередной команды. Состояние очереди кодируется следующим образом: QS1 QS0 = 00 - очередь не изменилась; QS1 QS0 = 01 - первый байт команды взят из очереди; QS1 QS0 = 10 - очередь реинициализировалась (пуста); QS1 QS0 = 11 - очередной байт команды взят из очереди. INT - выходной сигнал запроса прерывания, указывающий на возникновение незамаскированной исключительной ситуации. Обычно этот вывод подключается ко входу контроллера прерываний К580ВН59А. BUSY - выходной сигнал занятости; сигнал BUSY = 1 указывает на то, что сопроцессор выполняет команду. Этот вывод соединяется с выводом ЦП, обеспечивая тем самым синхронизацию его работы и сопроцессора. В случае возникновения незамаскированной исключительной ситуации сигнал BUSY остается активным (BUSY = 1) до тех пор, пока флаг исключительной ситуации не будет сброшен. READY - входной сигнал готовности от внешних устройств. Сигнал RDY подтверждения готовности от памяти или ВУ синхронизируется тактовым генератором К1810ГФ84, который формирует сигнал READY для АСП и ЦП. RESET - входной сигнал сброса (начальной установки), устанавливающий сопроцессор в начальное состояние. Длительность сигнала RESET = 1 должна составлять не менее четырех периодов CLK. CLK - входной сигнал тактовой частоты от генератора тактовых импульсов К1810ГФ84, осуществляющий временную синхронизацию работы сопроцессора. Допустимый диапазон частот 2 - 5 МГц. GND - выводы для заземления. Поиск по сайту: |
Все материалы представленные на сайте исключительно с целью ознакомления читателями и не преследуют коммерческих целей или нарушение авторских прав. Студалл.Орг (0.043 сек.) |