A 16-bit wide flash memory device is used to store the FPGA configuration data. Because each

Flash address stores 16-bits of data, the microprocessor reads each address to retrieve the 16-bit

Wide data and delivers the data in a byte-wide fashion to the FPGA. During this process, the

Microprocessor provides the FPGA with a configuration clock and monitors the DONE and BUSY pins. A CPLD is used to form the glue logic between the microprocessor and the FPGA device.

В данной схеме блок 16-битовой флэш-памяти используется для хранения данных конфигурации ПЛИС. Поскольку каждый адрес во флэш-памяти хранит 16-битовые данные, микропроцессор производит считывание каждого адреса для извлечения 16-битовых данных и отправляет данные в байтах в ПЛИС. В течение этого процесса микропроцессор обеспечивает ПЛИС тактовым генератором для процесса конфигурации и производит мониторинг штырьков DONE (выполнено) и BUSY (занято). Блок CPLD используется для образования т.н. схем «клейкой логики» ( glue logic – простые схемы для соединения сложных логических схем) между микропроцессором и ПЛИС.

Примечание: CPLD (Complex Programmable Logic Device) - сложное устройство с программируемой логикой - технология, разработанная фирмой Xilinx.

CoolRunner CPLD

A Xilinx CoolRunner CPLD is used for glue logic between the microprocessor and the Xilinx

Virtex FPGA. In the SelectMAP configuration mode, the CoolRunner device is responsible for

Driving the Virtex FPGA configuration pins, namely PROGRAM, CS, WRITE, CCLK, and

D[0:7]. The Virtex FPGA’s INIT, DONE, and BUSY pins are also registered by the CPLD,

Allowing the status of these pins to be monitored by the microprocessor.

Блок CoolRunner CPLD используется для создания схемы «клейкой логики» междумикропроцессором и ПЛИСXilinx Virtex FPGA. Состояние штырьков конфигурации этого блока отслеживаетсямикропроцессором.

Поиск по сайту: