АвтоАвтоматизацияАрхитектураАстрономияАудитБиологияБухгалтерияВоенное делоГенетикаГеографияГеологияГосударствоДомДругоеЖурналистика и СМИИзобретательствоИностранные языкиИнформатикаИскусствоИсторияКомпьютерыКулинарияКультураЛексикологияЛитератураЛогикаМаркетингМатематикаМашиностроениеМедицинаМенеджментМеталлы и СваркаМеханикаМузыкаНаселениеОбразованиеОхрана безопасности жизниОхрана ТрудаПедагогикаПолитикаПравоПриборостроениеПрограммированиеПроизводствоПромышленностьПсихологияРадиоРегилияСвязьСоциологияСпортСтандартизацияСтроительствоТехнологииТорговляТуризмФизикаФизиологияФилософияФинансыХимияХозяйствоЦеннообразованиеЧерчениеЭкологияЭконометрикаЭкономикаЭлектроникаЮриспунденкция

Самая мощная матричная БИС FPGA данного семейства (XC3S5000) имеет в своем составе 5 млн. системных логических элементов

Читайте также:
  1. IV. Изучение технологических свойств песка и гравия
  2. V. Изучение гидрогеологических, инженерно-геологических, экологических и других природных условий месторождения
  3. V2: МЕТОДЫ ГИСТОЛОГИЧЕСКИХ ИССЛЕДОВАНИЙ
  4. Абсолютный уровень: говорит нам о том, что «то, что есть как что» есть то, как «есть это что» и им же является по своему определению.
  5. Автоматизация технологических процессов в гостинице
  6. Адвентисты Новомосковска открыли пункт обогрева для лиц «без определенного места жительства» в своем доме молитвы.
  7. Административный способ защиты экологических прав.
  8. Анализ пожарной опасности технологических процессов
  9. АНАЛИЗ ПОЖАРНОЙ ОПАСНОСТИ ТЕХНОЛОГИЧЕСКИХ ПРОЦЕССОВ
  10. Анализ цеховых и общехозяйственных расходов имеет большое значение, так как они занимают значительный удельный вес в себестоимости продукции.
  11. Атомные веса природных элементов. Изотопный состав элементов. Дефект массы.
  12. Белое вино с фруктовым букетом и характерным ароматом Шардоне уникально по стилю и сложности. Concha Y Toro – самая прославленная винодельня Чили.

• Configurable Logic Blocks (CLBs) contain RAM-based Look-Up Tables (LUTs) to implement logic and storage elements that can be used as flip-flops or latches. CLBs can be programmed to perform a wide variety of logical functions as well as to store data (конфигурируемые Конфигурируемые логические блоки (CLB) содержат таблицы поиска (таблицы преобразования; справочные таблицы; таблицы соответствия), построенные на основе элементов памяти ОЗУ для организации комбинационных логических устройств и элементов памяти, которые в свою очередь могут использоваться в качестве триггеров или логических защелок.

Конфигурируемые логические блоки (CLB) можно запрограммировать для выполнения широкой номенклатуры логических функций, а также для хранения данных.

Latches are used as simple memory elements. A latch has many useful applications. They are often used to hold small values for an indefinite amount of time. The simplest latch is most likely the NAND latch. This consists of two NAND gates connected such that the output of one goes to the other's input. In this configuration, there are 2 inputs and one output. One of the inputs is called the SET input, and the other input is called RESET.

Регистр-фиксатор (регистр-защёлка; триггер-фиксатор) используется в качестве простого элемента памяти. Они имеют много применений. Их часто используют для хранения небольших величин в течение неопределенного времени. Простейшим триггер-фиксатор можно построить на основе элементов «И-НЕ».

• Input/Output Blocks (IOBs) control the flow of data between the I/O pins and the internal logic of the device. Each IOB supports bidirectional data flow plus 3-state operation.

Twenty-six different signal standards, including eight high-performance differential standards, are available as shown in Table 2. These early interfaces primarily used low voltage differential signaling (LVDS) and various protocols, such as FlatLink and OpenLDI. They typically supported several pixel depths and either four or five differential pairs were used. LVDS interfaces were subsequently employed between a PC and an external monitor where dual-link interfaces were used to support the need for higher resolutions.

Since then, there has been a shift away from LVDS toward the Digital Visual Interface (DVI) standard that is now common on PCs and most commercial electronics, such as TVs. DVI can drive higher resolutions and larger displays than is possible with LVDS. The DVI standard

itself has evolved into the High Definition Multimedia Interface (HDMI) standard to support both the audio and video components for high-definition TV (HDTV).

HDMI utilizes smaller connectors than DVI while maintaining DVI electrical compatibility.

High-Speed Differential Signaling and PMCs

The next step beyond DVI is the use of digital interface standards, such as that developed by the Society of Motion Picture and Television Engineers (SMPTE), SMPTE-292M. This standard defines the method for transmission of HDTV formats, both interlaced and progressive, over a high-speed serial interface. It is now commonly used in television broadcast centers.

Double Data-Rate (DDR) registers are included. The Digitally Controlled

Impedance (DCI) feature provides automatic on-chip terminations, simplifying board designs.

Double data rate (DDR) transmission is used in many applications where fast data transmission is needed, such as memory access and first-in first-out (FIFO) memory structures. DDR uses both edges of a clock to transmit data, which facilitates data transmission at twice the rate of a

single data rate (SDR) architecture using the same clock speed. This method also reduces the number of I/O pins required to transmit data.

Блоки ввода/вывода (IOB) управляют потоком данных между штырьками ввода/вывода и внутренними логическими блоками. Каждый блок ввода/вывода (IOB) поддерживает двунаправленный поток данных + операции с 3-мя состояниями.

В настоящее время используются 26 различных стандартов для передаваемых сигналов, включая 8 дифференциальных стандартов с высоким разрешением (имеется в виду переход от стандарта LVDS (low voltage differential signalling – низковольтный дифференциальный стандарт для сигналов) к DVI (цифровой видео-интерфейс - Digital Visual Interface) и HDTV (high-definition TV – стандарту для телевидения с высоким разрешением).

Double data rate (DDR) transmission is used in many applications where fast data transmission is needed, such as memory access and first-in first-out (FIFO) memory structures. DDR uses both edges of a clock to transmit data, which facilitates data transmission at twice the rate of a

single data rate (SDR) architecture using the same clock speed. This method also reduces the number of I/O pins required to transmit data.

Передача сигналов с использованием архитектуры DDR (Double data rate transmission – передача сигналов с удвоенной скоростью) используется во многих приложениях, в которых требуется высокая скорость передачи сигналов и структура памяти по принципу

FIFO (first in – first out - "первым поступил - первым выводится" (тип очереди, простая очередь). Способ передачи DDR использует оба края тактовых импульсов для передачи данных, что обеспечивает удвоение скорости передачи по сравнению со способом передачи данных, основанном на архитектуре SDR (однократной скорости передачи сигналов при той же скорости передачи тактовых импульсов. Данный способ передачи также сокращает число штырей ввода/вывода, необходимых для передачи данных.

• Block RAM provides data storage in the form of 18-Kbit dual-port blocks (блоки ОЗУ обеспечивают хранение данных в форме 18-килобитных блоков с двойными портами).

• Multiplier blocks accept two 18-bit binary numbers as inputs and calculate the product (блоки умножителей принимают два 18-битных двоичных числа в качестве входных сигналов и вычисляют произведение).

• Digital Clock Manager (DCM) blocks provide self-calibrating, fully digital solutions for distributing, delaying, multiplying, dividing, and phase shifting clock signals (блоки управления тактовыми генераторами (DCM) обеспечивают самокалибровку, полностью оцифрованные решения для распределения, задержку, деление и фазовый сдвиг тактовых импульсов).

These elements are organized as shown in Figure 1. A ring of IOBs surrounds a regular array of CLBs. The XC3S50 has a single column of block RAM embedded in the array.

Those devices ranging from the XC3S200 to the XC3S2000 have two columns of block RAM. The XC3S4000 and XC3S5000 devices have four RAM columns. Each column is made up of several 18-Kbit RAM blocks; each block is associated with a dedicated multiplier. The DCMs are positioned at the ends of the outer block RAM columns.

The Spartan-3 family features a rich network of traces and switches that interconnect all five functional elements, transmitting signals among them. Each functional element has an associated switch matrix that permits multiple connections to the routing.

Эти элементы показаны на Рис.4. Кольцо блоков ввода/вывода IOB окружено регулярной матрицей из конфигурируемых логических блоков (CLB). Изделие XC3S50 имеет одну колонну из блоков ОЗУ, встроенных в матрицу.


1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 |

Поиск по сайту:

Все материалы представленные на сайте исключительно с целью ознакомления читателями и не преследуют коммерческих целей или нарушение авторских прав. Студалл.Орг (0.004 сек.)