АвтоАвтоматизацияАрхитектураАстрономияАудитБиологияБухгалтерияВоенное делоГенетикаГеографияГеологияГосударствоДомДругоеЖурналистика и СМИИзобретательствоИностранные языкиИнформатикаИскусствоИсторияКомпьютерыКулинарияКультураЛексикологияЛитератураЛогикаМаркетингМатематикаМашиностроениеМедицинаМенеджментМеталлы и СваркаМеханикаМузыкаНаселениеОбразованиеОхрана безопасности жизниОхрана ТрудаПедагогикаПолитикаПравоПриборостроениеПрограммированиеПроизводствоПромышленностьПсихологияРадиоРегилияСвязьСоциологияСпортСтандартизацияСтроительствоТехнологииТорговляТуризмФизикаФизиологияФилософияФинансыХимияХозяйствоЦеннообразованиеЧерчениеЭкологияЭконометрикаЭкономикаЭлектроникаЮриспунденкция

Creating a VHDL Source (создание файла, содержащего текст программы на языке VHDL)

Читайте также:
  1. AIG, Treasury plan big stock sale: sources
  2. BORROWING AS THE SOURCE OF THE VOCABULARY ENRICHMENT
  3. Customize the source file for the counter design by replacing the port and signal name
  4. Definition ап4 sources of uolysemyl
  5. ENERGY RESOURCES
  6. ERP (Enterprise Resource Planning)- системы управления ресурсами предприятия.
  7. Ex.4. Using new vocabulary retell the text. / Використовуючи нову лексику перекажіть текст.
  8. Ex.5. Using new vocabulary retell the text. / Використовуючи нову лексику перекажіть текст (впр.2).
  9. Ex.6. Using new vocabulary retell the text. / Використовуючи нову лексику перекажіть текст.
  10. Fill out a mind map for this text. To do so, attentively read what a mind map is and follow the guidelines (1-6) for creating mind maps step by step.
  11. How does a networked server manage requests from multiple clients for different services:Each request is assigned source and destination port numbers.

Create a VHDL source file for the project as follows:

Click the New Source button in the New Project Wizard.

Select VHDL Module as the source type.

Type in the file name counter.

Verify that the Add to project checkbox is selected.

Click Next.

Declare the ports for the counter design by filling in the port information as shown

below:

Define Module (модуль определений).

The source file containing the entity/architecture pair displays in the Workspace, and the

Counter displays in the Source tab, as shown below

Файл, содержащий текст программы, содержит информацию о entity (объект – описание интерфейса/architecture (архитектура – описание модели) языка VHDL, отображается в рабочей области (Workspace), а счетчик – отображается в таблице источника (Source tab):


1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 |

Поиск по сайту:

Все материалы представленные на сайте исключительно с целью ознакомления читателями и не преследуют коммерческих целей или нарушение авторских прав. Студалл.Орг (0.004 сек.)