Блок CoolRunner CPLD используется для создания синхронного интерфейса междумикропроцессором и ПЛИСXilinx Virtex FPGA
Этот интерфейс образован 3 регистрами: Регистр конфигурации, Программный регистр и Входной регистр. Эти регистры хранят сигналы конфигурации ПЛИС каждый раз, когда процессор выполняет процедуру чтения или записи в порт, поддерживая набор сигналов, необходимых для режима SelectMAP (PROGRAM, CCLK (тактовый генератор конфигурации), DATA[0:7], INIT (инициализации), CS (выбор кристалла), WRITE (запись), DONE (выполнено), и BUSY (занято).
Регистр конфигурации и Программный регистр – регистры только для записи (сигнал - разрешение записи, Входной регистр – только для чтения.
A detailed block diagram of the CPLD is shown in Figure 7.
Figure 3: Flash Memory Map (карта памяти флэш-памяти).
Flash Memory (блок флэш-памяти).
In this design, the 16-bit-wide flash memory begins at address 0x28000000 and ends at 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | Поиск по сайту:
|