|
|||||||
АвтоАвтоматизацияАрхитектураАстрономияАудитБиологияБухгалтерияВоенное делоГенетикаГеографияГеологияГосударствоДомДругоеЖурналистика и СМИИзобретательствоИностранные языкиИнформатикаИскусствоИсторияКомпьютерыКулинарияКультураЛексикологияЛитератураЛогикаМаркетингМатематикаМашиностроениеМедицинаМенеджментМеталлы и СваркаМеханикаМузыкаНаселениеОбразованиеОхрана безопасности жизниОхрана ТрудаПедагогикаПолитикаПравоПриборостроениеПрограммированиеПроизводствоПромышленностьПсихологияРадиоРегилияСвязьСоциологияСпортСтандартизацияСтроительствоТехнологииТорговляТуризмФизикаФизиологияФилософияФинансыХимияХозяйствоЦеннообразованиеЧерчениеЭкологияЭконометрикаЭкономикаЭлектроникаЮриспунденкция |
Разрядные микроконтроллеры на основе ядра ARM7TDMIАрхитектура МК на основе ядра ARM7TDMI имеет следующие основные особенности · Высокопроизводительное 32 разрядное ядро · Внутренняя Flash память с 32 разрядной системной шиной · Внутреннее ОЗУ (SRAM) с 32 разрядной системной шиной · Расширенный контроллер прерываний · Встроенные средства каналов ввода –вывода Рис Упрощенная схема МК SmartARM
МК содержит ряд устройств SRAM память – Статическая оперативная память размещенная на кристалле, может иметь объем 8/16/32/64 Кбайт Flash – память Размещенная на кристалле Flash – память может иметь объем 32/64/128/256 Кбайт. Она используется для хранения программ и данных. Встроенный контроллер обеспечивает чтение и запись данных во Flash-память, установку и снятие защиты блоков памяти от случайного и несанкционированного чтения и записи Периферийный контроллер прямого доступа к памяти PDC.Для обмена данными между оперативной памятью и периферией имеется контроллер PDC, задача которого заключается в организации обмена данными между памятью и периферией без участия ядра. Также МК этой серии содержат контроллер управления памятью PMC используемый для распределения тактовой частоты на ядро и периферийные модули. Структура многоуровневой системы управления. Решаемые задачи и требования к системе. (1) Структура и устройства управляющей микропроцессорной системы. Способы аналоговой обработки данных.(2) МП-системы гарвардского и принстонского типа, с трехшинной и двухшинной системной магистралью. (3-4) 4. Схемы сопряжения устройств ОЗУ, ПЗУ и портов ввода/вывода с шинами системной магистрали.(5-6) Применение дешифраторов, ППЗУ и ПЛМ в схемах выборки устройств МП-системы.(7-8) Структура и интерфейс 8-разрядного микропроцессора.(9-10) Цикл выполнения команды 8-разрядного микропроцессора.(11) Диаграмма машинного цикла 8-разрядного микропроцессора. Типы машинных циклов, используемых при выполнении команд. Диаграмма цикла микроконтроллера MCS-51.(12) Системный контроллер МП – системы и системные сигналы управления.(13) 10. Программистские модели 8-разрядных микропроцессоров (ресурсы, способы (14) Представления данных и виды адресации, слово состояния программы). Работа со стеком. 11. Структура и интерфейс микроконтроллеров с архитектурой CISC (на примере MCS-51). (15-16) Поиск по сайту: |
Все материалы представленные на сайте исключительно с целью ознакомления читателями и не преследуют коммерческих целей или нарушение авторских прав. Студалл.Орг (0.003 сек.) |