Подільники частоти

1Загальна схема безвентильного подільника частоти. Будь-які лічильники можуть використовуватися як подільники частоти, коефіцієнт поділу якої на виході лічильника дорівнює його модулю лічби. Проте додаткові елементи (вентилі) у міжрозрядних зв’язках або потреба дубльованих входів у тригерів ускладнюють лічильники з довільним модулем і природним порядком лічби. З огляду на те, що в подільниках частоти порядок лічби не має значення, без його дотримання схему гранично спрощують.

Рис. 3.14

Безвентильні лічильники на JK-тригерах без дубльованих входів будуються шляхом збільшення модуля лічби на одиницю. Для цього лічильник з довільним модулем М ₀ охоплюють зворотним зв’язком за допомогою двох тригерів (варіанти схеми на тригерах з інверсним і прямим динамічним керуванням подано на рис. 3.14, а,б). При цьому перший тригер збільшує модуль вдвічі, а останній додає одиницю (через це для стислості його називають „одиничним”), тому в цілому модуль такого лічильника становить М = 2 М ₀ + 1. Наприклад, охоплюючи таким зв’язком чотирирозрядний двійковий лічильник, дістанемо модуль М = 33 (рис. 3.14, в).

Так само утворюються лічильники з будь-яким непарним модулем, а при М ₀ = 1 дістанемо модуль М = 3 безпосереднім з’єднанням першого і одиничного тригерів (виокремлена частина на рис. 3.14, г). Для отримання парного модуля лічби досить послідовно ввімкнути лічильний тригер на вході або на виході. В останньому випадку (див. рис. 3.14, г) вихідні імпульси Q матимуть форму меандру.

Рис. 3.15

2Проектування. Безвентильні лічильники відрізняються простотою схеми, хоч і можуть містити кількість тригерів, більшу мінімальної, що визначається за (3.5, 3.6). Через штучний порядок лічби застосовуються вони як подільники частоти.

Приклад 1. Побудову безвентильного лічильника розглянемо на прикладі подільника частоти з модулем лічби (коефіцієнтом поділу) М = 11.

1) Розкладаємо модуль на числа степеня 2 та додаткові одиниці: М = 11 = 10 + 1 = 2 * 5 + 1 = 2 * (4 + 1) + 1 = 2 * (2² + 1) + 1. Підраховуємо потрібну кількість розрядів n = n ₂ + n ₁ як суму степенів два n ₂ та додаткових одиниць n ₁, яка в прикладі становить n = 3 + 2 = 5, тобто потрібно на один тригер більше мінімальної їх кількості за (3.6). Якщо є варіанти розкладу числа М, вибираємо такий, що потребує меншої кількості розрядів (наприклад, модуль М = 39 можна розкласти двома варіантами з розрядністю n = 7 та n = 8).

2) Поділяємо розклад на блоки у вигляді (2 * М ₀ + 1), наприклад, М = 11 = [2 * (2 * 2 + 1) + 1] та реалізуємо ці блоки за типовою схемою (див. рис. 3.14, а,б) з використанням лічильних тригерів або лічильників для степенів числа 2 і одиничних тригерів для одиниць (рис. 3.15, а,б).

3 Функціональний аналіз ЦПП. Метою аналізу є з’ясування алгоритму функціонування пристрою, у тому числі, чи є він самовідновний, визначення швидкодії та інших параметрів.

Приклад 2. Розглянемо аналіз на прикладіспроектованого подільника частоти як типового ЦПП.

Зазвичай функціонування пристрою зображають перемикальним графом. Для його побудови зручно скористатися перемикальною таблицею (табл. 1), до якої доцільно внести початковий стан N, наприклад, у шістнадцятковій системі числення (як у САПР), його двійковий код Q ₄ … Q ₀ відповідно до номерів тригерів, функції збудження всіх розрядів C_iJ_iK_i, включаючи синхросигнали C_i (бо лічильник не є паралельний), відтак стани Q_i⁺, до яких мають перемкнутися тригери по надходженні чергового лічильного імпульсу, і, нарешті, шістнадцятковий код N ⁺ нового стану лічильника. Задля наочності позначимо над функціями збудження черговість перемикання розрядів, а під ними – значення цих функцій, які зчитуємо безпосередньо зі схеми (зупинимося для прикладу на схемі рис. 3.15, б).

З лічильного входу С імпульси потрапляють безпосередньо до першого і останнього тригерів, першочерговість перемикання яких позначаємо цифрою 1, перепад цих імпульсів на їх синхровходах – у вигляді С ₄ = С ₀ = dС та зчитуємо зі схеми сигнали J ₄ = Q ₂, K ₄ = 1, J ₀ = , K ₀ = 1.

Наслідком перемикання молодшого розряду є перепад dQ ₀, яким керуються тригери з виходами Q ₁, Q ₃, тому черговість їх спрацьовування позначаємо цифрою 2, функції синхровходів – С ₃ = С ₁ = dQ ₀ та зчитуємо зі схеми сигнали на входах J і K. І, нарешті, в останню чергу (цифра 3) перемикається середній тригер перепадом С ₂ = dQ ₁.

Таблиця 1

Відтак вносимо початковий код, наприклад, N = 00 і заповнюємо клітинки таблиці з функціями першої черги, позначаючи активний перепад dС = 1 (або стрілкою догори, бо в нас активними є позитивні перепади), а вихідні стани тригерів Q_i беремо з лівої частини таблиці: J ₄ = Q ₂ = 0, J ₀ = = 1. За цими функціями збудження визначаємо наступний стан двох тригерів по надходженні лічильного імпульсу і вносимо його до правої частини таблиці: Q ₄ ⁺ = 0, Q ₀ ⁺ = 1. Позитивний перепад сигналу Q ₀ ® Q ₀ ⁺ = = 0 ® 1 позначаємо для тригерів другої черги як dQ ₀ = 1, так само занотовуємо їх функції збудження та наступні стани Q ₃ ⁺ = 0, Q ₁ ⁺ = 1. У третю чергу позитивним перепадом dQ ₁ = 1 перемикається до протилежного стану середній тригер (бо J ₂ = K ₂ = 1), тому занотовуємо Q ₂ ⁺ = 1.

Далі, за початковий беремо новий стан 07 і в другому рядку таблиці визначаємо так само переходи тригерів, але відсутність активного перепаду на синхровходах для стислості позначаємо рискою (негативний перепад dQ ₀ не спричиняє перемикання ланцюжка тригерів другої, отже, і третьої черги), тому немає сенсу занотовувати значення на входах J та K.

Продовжуємо таблицю, доки не замкнеться робочий цикл лічильника (у прикладі він зі стану 01 повертається до початкового стану 00) і зображаємо його на перемикальному графі, наприклад, грубими лініями як на рис. 3.15, в (у вершинах графа стани подано, як і в перемикальній таблиці шістнадцятковим кодом).

Для побудови повного перемикального графа вносимо до таблиці стан поза робочим циклом, наприклад, 02 і так само визначаємо переходи тригерів, доки не переберемо всі можливі 2 ⁿ станів та переносимо їх на граф (тонкі лінії на рис. 3.15, в). Відсутність хибних циклів перемикального графа свідчить про самовідновність лічильників за схемами на рис. 3.15, а,б та за узагальненими схемами на рис. 3.14, а,б.

За перемикальним графом та таблицею будуємо часові діаграми вихідного сигналу подільника частоти Q та, у разі потреби, на всіх розрядних виходах (рис. 3.15, г). Як бачимо, частота на виході Q в 11 разів менша за вхідну, а повний час усталення вихідного коду становить t _Л = 3 t _Т внаслідок послідовного перемикання трьох черг тригерів. Проте за використання лічильника для поділу частоти швидкодія визначається лише часом перемикання тригера молодшого розряду.

Поиск по сайту: