 |
АвтоАвтоматизацияАрхитектураАстрономияАудитБиологияБухгалтерияВоенное делоГенетикаГеографияГеологияГосударствоДомДругоеЖурналистика и СМИИзобретательствоИностранные языкиИнформатикаИскусствоИсторияКомпьютерыКулинарияКультураЛексикологияЛитератураЛогикаМаркетингМатематикаМашиностроениеМедицинаМенеджментМеталлы и СваркаМеханикаМузыкаНаселениеОбразованиеОхрана безопасности жизниОхрана ТрудаПедагогикаПолитикаПравоПриборостроениеПрограммированиеПроизводствоПромышленностьПсихологияРадиоРегилияСвязьСоциологияСпортСтандартизацияСтроительствоТехнологииТорговляТуризмФизикаФизиологияФилософияФинансыХимияХозяйствоЦеннообразованиеЧерчениеЭкологияЭконометрикаЭкономикаЭлектроникаЮриспунденкция
Проектування ЦКП на дешифраторах
Вихідні функції повного дешифратора являють собою набір усіх можливих мінтермів, тому сполученням виходів дешифратора можна реалізувати будь-яку логічну функцію від його вхідних змінних. На ПЛІС такий прийом використовувати доцільно, якщо він спрощує проектування, а на ІС жорсткої структури застосовувати дешифратори для реалізації простих функцій немає сенсу, крім випадку, коли один з них залишається в корпусі ІС невикористаним. Застосовування дешифраторів може виявитися доцільним для побудови ЦКП з кількома виходами, якщо функція по кожному з них зображається відносно простим сполученням вихідних функцій дешифратора. При цьому оптимальність рішення з’ясовується шляхом порівняння варіантів схеми на дешифраторах різної розрядності.
Приклад 1. Методику проектування ЦКП на основі дешифратора розглянемо на прикладі побудови перетворювача коду для відображення трьох знаків (Z) латиниці. За кількістю потрібних адрес визначаємо розрядність стандартного дешифратора 2:4 і складаємо таблицю відповідності (рис. 2.1, а), в якій зайва адреса і = 3 не використовується, що відповідає факультативним значенням вихідних функцій перетворювача a…g. Відтак виражаємо ці функції через вихідні функції дешифратора:
 |
і згідно з виразами
будуємо схему (рис. 2.1, б).
Якщо сегменти 7-сегментного індикатора ввімкнено за схемою зі спільним анодом (на рис. 2.1,в зображено еквівалентну схему, наприклад, сегменту а), вони засвічуватимуться рівнем лог. 0, тому вихідні функції перетворювача a…g мають бути інверсними відносно наведених у таблиці на рис. 7,а, тобто 
Перевагою використання дешифратора з кількістю адресних входів, що дорівнює кількості змінних m, є відносна простота вихідних функцій, а недоліком – складність такого дешифратора і, головним чином, обмеженість кількості входів, адже при m > 3...4 вже необхідне каскадування дешифраторів на ІС жорсткої структури. З огляду на це може виявитися доцільним варіант побудови схеми на дешифраторі з меншою кількістю входів.
Поиск по сайту: