Проектування ЦКП на мультиплексорах

Вихідна функція мультиплексора являє собою ДДНФ логічної функції від змінних а_і, якщо d_j є її значення на відповідних наборах (мінтермах) цих змінних. Отже, з’єднанням з адресними входами мультиплексора змінних, а з інформаційними входами – констант згідно з таблицею відповідності можна реалізувати будь-яку логічну функцію.

Утворений пристрій стає, таким чином, універсальним логічним модулем (УЛМ). УЛМ чотирьох змінних для прикладу наведено на рис. 2.2. На адресні (селекторні – SEL) входи мультиплексора 16: 1 подаються чотири змінні, тому на виході OUT з’являється рівень, що відповідає значенню функції у залежно від рівнів змінних, які діють у цей час. Наприклад, коли х ₄ х ₃ х ₂ х ₁ = 0101, тобто і = 5, цим адресним кодом до виходу підмикається п’ятий вхід, що відповідає значенню у = 1.

На програмованих ВІС такий прийом використовувати доцільно, якщо він спрощує проектування, а на ІС жорсткої структури застосовувати мультиплексор для реалізації окремої функції може виявитися доцільним, якщо при цьому зменшується складність за критерієм потрібної кількості корпусів ІС. З метою зменшення складності бажано застосовувати мультиплексори щонайменшої розрядності, якщо це надмірно не ускладнює схему на інформаційних входах, а оптимальність рішення з’ясовується шляхом порівняння варіантів схеми на мультиплексорах різної розрядності.

Приклад 2. Методику проектування ЦКП на мультиплексорах меншої розрядності розглянемо на прикладі логічної функції чотирьох змінних (див. рис. 2.2, а).

1) За діаграмою термів у на рис. 2.3, а мінімізуємо функцію

і визначаємо ступінь її залежності від аргументів: змінні x ₁, x ₂, x ₄ входять до виразу у двічі та х ₃ – один раз.

2) Вибираємо мультиплексор з кількістю адресних входів k на одиницю менше кількості змінних (у прикладі k = m – 1 = 3, тобто мультиплексор 8: 1). До адресних входів приєднуємо змінні, від яких функція залежить більшою мірою, тобто формуємо адресний код j (у прикладі j = a ₂ a ₁ a ₀ = = x ₄ x ₂ x ₁) і розбиваємо діаграму функції y на 2 ^k піддіаграм. Для цього у кожну клітинку діаграми j (на рис. 2.3, а нижня діаграма) вписуємо десятковий код j = x ₄ x ₂ x ₁ відповідно до рисок цих змінних, не звертаючи уваги на аргумент x ₂, що не входить до адреси. Отже, діаграма виявляється розбитою на 8 піддіаграм (з двох клітинок кожна), які і визначають номери j інформаційних входів мультиплексора, що з'єднуються з виходом y ₂.

3) Визначаємо сигнали d_j (х ₃) на входах мультиплексора як функції вільної змінної, не приєднаної до адресних входів. Для цього зміст клітинок часткових діаграм з номерами j зчитуємо з діаграми у: d ₀ = d ₂ = d ₃ = = d ₇ = 0, d ₁ = d ₄ = = d ₅ = 1, d ₆ = .

4) Згідно з функціями d_j будуємо ЦКП (рис. 2.3, б). Легко переконатися, що пристрій функціонує відповідно до діаграми термів. Наприклад, коли х ₄ х ₂ х ₁ = 101, тобто j = 5, маємо у ₂ = d ₅ =1. Отже, схема виявляється вдвічі простішою відносно рис. 2.2, б – потрібен лише один додатковий інвертор на вході d ₆.

5) Аналогічно проектуємо ЦКП на мультиплексорі 4:1 меншої розрядності – з двома адресними і чотирма інформаційними входами. До адресних входів приєднуємо дві змінні, від яких функція залежить більшою мірою (у прикладі один з трьох рівноцінних за цим критерієм варіантів), тобто формуємо адресний код j = a ₁ a ₀ = x ₂ x ₁ і розбиваємо діаграму функції y на чотири піддіаграми (рис. 2.4, а). Розглядаючи кожну з піддіаграм як діаграму термів функції двох змінних у (x ₃, x ₄) і мінімізуючи звичайним чином, визначаємо сигнали: d ₁ = 1, d ₃ = 0, d ₀ = х ₄, d ₂ = . Шляхом порівняння з іншими двома варіантами адресного коду вибираємо перший (рис. 2.4, б) і, порівнюючи його з ЦПП на рис. 2.3, б, вважаємо кращим, бо він потребує

І, нарешті, так само проектуємо ЦКП на мультиплексорі 2:1 (рис. 2.5, а): вибираємо варіант адресного входу j = a = x ₁ та визначаємо вхідні функції (рис. 2.5, б). З порівняння можна дійти висновку, що остання реалізація ЦКП потребує менше ресурсу ІС, ніж попередні.

Поиск по сайту: