 |
АвтоАвтоматизацияАрхитектураАстрономияАудитБиологияБухгалтерияВоенное делоГенетикаГеографияГеологияГосударствоДомДругоеЖурналистика и СМИИзобретательствоИностранные языкиИнформатикаИскусствоИсторияКомпьютерыКулинарияКультураЛексикологияЛитератураЛогикаМаркетингМатематикаМашиностроениеМедицинаМенеджментМеталлы и СваркаМеханикаМузыкаНаселениеОбразованиеОхрана безопасности жизниОхрана ТрудаПедагогикаПолитикаПравоПриборостроениеПрограммированиеПроизводствоПромышленностьПсихологияРадиоРегилияСвязьСоциологияСпортСтандартизацияСтроительствоТехнологииТорговляТуризмФизикаФизиологияФилософияФинансыХимияХозяйствоЦеннообразованиеЧерчениеЭкологияЭконометрикаЭкономикаЭлектроникаЮриспунденкция
Логічні елементи КМДН - типу
Схема логічного елемента на МДН - транзисторах доповнюючих типів провідності (комплементарних структурах) наведена на рис. 4.3.
Для з'ясування принципу роботи даної схеми необхідно пам'ятати, що транзистор із каналом p-типу відкриється, коли потенціал затвора щодо витоку стає негативним, а транзистор із каналом n-типу відкривається, коли потенціал затвора щодо витоку стає позитивним.
Тому, тільки тоді, коли на усіх входах ЛЕ (і на затворі VT4, і на затворі VT5, і на затворі VT6) присутні потенціали високого рівня, транзистори VT4, VT5 і VT6 будуть відкриті, а транзистори VT1, VT2 і VT3 будуть закриті, і вихідна напруга буде низькою. Якщо хоча б на однім із входів з'явиться сигнал низького рівня, при цьому нижній транзистор закриється, а один із верхніх транзисторів відкриється і вихідна напруга стане близькою до напруги джерела живлення. Отже, для позитивної логіка дана схема реалізує булеву функцію 3І-НІ.
Рисунок 4.3 - Логічний елемент КМДН типу
 |
Оскільки схеми даного типу мають низький вихідний опір як у стані логічного "0" (відкриті і VT4, і VT5, і VT6), так і в стані логічної "1" (відкриті або VT1, або VT2, або VT3), швидкодія схеми вище, ніж у звичайних схемах на n-МДН- або на p-МДН-транзисторах. Крім того, дуже мала потужність, що розсіюється схемою. Проте, ці схеми, подібно ТТЛ схемам, можуть мати в циклі переключення стадію, коли виникає наскрізний струм через відкриті транзистори p- і n-типу, що створює завади в колі джерела живлення.
4.1.2 Основні параметри логічних елементів
Технічні можливості ЛЕ оцінюються по таких параметрах: рівнях логічного "0" і логічної "1", завадостійкості, швидкодії, потужності, що розсіюється, коефіцієнту об'єднання по входу, коефіцієнту розгалуження по виходу і деяким іншим.
Рівень логічної “1” (“0”) - значення напруги, що відповідає логічній “1” (“0”) з урахуванням полярності напруги.
Завадостійкість -спроможність елемента правильно функціонувати при наявності завад. Характеризується найбільшим значенням сигналу завади, при котрому ще не відбувається помилкове спрацьовування ЛЕ. У загальному випадку розрізняють статичну і динамічну завадостійкість.
Статична завадостійкість визначається як максимальне, відхилення напруги вхідного сигналу від номінального рівня логічної “1” (“0”) (необмежене по тривалості), при якому рівень вихідного сигналу залишається незмінним.
Динамічна завадостійкість характеризується критичною тривалістю імпульсу перешкоди, при якій амплітуда завади відповідає рівню статичної завадостійкості. Динамічна завадостійкість залежить від тривалості, амплітуди і форми сигналу завади, від рівня статичної завадостійкості і швидкості переключення ЛЕ.
Швидкодія -характеризується середньою затримкою поширення сигналу, що являє собою інтервал часу між зміною станів вхідного і вихідного сигналів, і визначається як напівсума затримок переключення по фронту і спаду вихідного сигналу щодо фронту і спаду вхідного сигналу.
Потужність, що розсіюється елементом, визначається добутком значення напруги, що живить елемент, на середнє значення струму, споживаного ЛЕ. У загальному випадку розрізняють статичну і динамічну потужність, що розсіюється. Потужність, споживана в статичному режимі, визначається як напівсума потужностей, що розсіюються логічним елементом у станах логічного “0” і логічної “1”. Динамічна потужність визначається значенням статичної потужності і частотою переключення логічного елемента.
Коефіцієнт об'єднання по входу -це число входів ЛЕ, по яких реалізується логічна функція (або число аналогічних ЛЕ, що можуть бути підключені на вхід даного елемента).
Коефіцієнт розгалуження по виходу -максимальне число аналогічних ЛЕ, що можна підключити своїми входами до виходу даного елемента без порушення його працездатності.
Значення деяких параметрів логічних ІС різних типів надані у таблиці 4.1, а їхні порівняльні параметри - у таблиці 4.2
Таблиця 4.1 - Значення параметрів ЛЕ різних серій ІС
| Пара-метр | Види ЛЕ і серії ІС | |||||
| ТТЛ | ТТЛШ | ЕЗЛ | КМДН | |||
| К155 SN74 | K555 SN74LS | KP1531 SN74F | K1500 F100K | K176 4000A | K561 4000B | |
| Рів. лог.”1”,В | 2.4 | 2.7 | 2.7 | -0.88 | 8.2 | 4.99 |
| Рів. лог.”0”, В | 0.4 | 0.5 | 0.5 | -1.81 | 0.3 | 0.01 |
| Розс. потуж. мВт/ЛЕ | 2.4 | 4.0 | 0.01 | 0.01 | ||
| Час перекл.,нс | 7.0 | 3.0 | 1.5 |
Таблиця 4.2 - Порівняння логічних елементів різних типів
| Тип схем | Швидко-дія | Розсіювана потужність | Коеф. розг. | Завадо-стійкість | Утворення завад |
| ТТЛ | |||||
| ТТЛШ | |||||
| ЕЗЛ | |||||
| КМДН | |||||
| ІІЛ |
Примітка: 1 – найкраще значення параметра;
5 – найгірше значення параметра.
Поиск по сайту: