Базовий логічний елемент транзисторно-транзисторної логіки

Схема базового ЛЕ ТТЛ подана на рис.4.1.

Рисунок 4.1 -Базовий логічний елемент транзисторно-
транзисторної логіки

Основним його елементом є вхідний багатоемітерний транзистор VT1, що виготовляється по інтегральній технології разом з іншими елементами схеми. Якщо на будь-який із його входів поданий сигнал низького рівня (≤ 0.4 В), через резистор R1 і відповідний емітер транзистора VT1 потече струм, у результаті чого на базі транзистора VT2 установиться потенціал низького рівня і транзистори VT2, VT4 закриються, а транзистор VT3 - відкриється. На виході елемента (колектор VT4) з'явиться сигнал високого рівня (³2.4 В).

Якщо прийняти, що напруга ≤0.4 В відповідає логічному “0”, а напруга >2.4 В - логічній “1” (позитивна логіка), то можна сказати, що схема рис. 4.1 реалізує булеву функцію І-НІ для сигналів високого рівня.

Оскільки в схемі рис. 4.1 у будь-який момент часу відкритий або транзистор VT3, або транзистор VT4, а опір резистора R4 малий, це забезпечує малий час перезарядки паразитних ємностей на виході схеми, і, отже, забезпечує високу швидкодію. Проте, у моменти переключення з одного стану в інший, коли відкривається транзистор VT3 і закривається транзистор VT4 (і навпаки), обидва транзистори знаходяться в провідному стані, що призводить до виникнення стрибка струму в колі джерела живлення. Стрибки струму не тільки створюють завади, але і збільшують потужність, що розсіюється елементом, особливо при роботі на високих частотах переключення.

Оскільки транзистори ТТЛ - схем у провідному стані знаходяться в області насичення, швидкодія схеми обмежена часом розсосування носіїв у базах транзисторів. Ця проблема подолана в ТТЛ - схемах із діодами Шотткі (ТТЛШ).

Схема ІС типу ТТЛШ аналогічна схемі ІС типу ТТЛ за винятком того, що в схемі використані транзистори, до переходів база-колектор яких підключені діоди Шотткі, що запобігають насиченню транзисторів.

Поиск по сайту: