Диагностирование логических схем на функциональных элементах

Методы и процедуры контроля исправности логических схем, построенных на функциональных элементах, более сложны по сравнению с РКС. Для функциональных схем различают три понятия:

Неиспрваность – это физический дефект, происходящий внутри аппаратуры, или брак программной компоненты. Примеры: обрывы проводников, повреждения полупроводниковых приборов, неправильное написание программы и т.п.

Ошибка – это проявление неисправности на каких-либо линиях схемы, в шинах или регистрах микропроцессорной системы. Пример: появление логического 0 вместо логической 1 на линии схемы, не связанной непосредственно с выходом неисправного элемента.

Отказ – это нарушение некоторой функции, которую должна выполнять схема. Отказ возникает вследствие ошибки на выходе схемы. Например, это может быть невключение или ложное включение какого-либо объекта.

На рисунке 1 изображена причинно-следственная связь между этими понятиями.

Рисунок 1 - Причинно-следственная связь

Принципиальное значение при построении алгоритмов диагностирования имеют модели неисправностей. Модель неисправностей – есть абстрактное представление некоторого множества дефектов повреждений, которые могут иметь место в аппаратуре. Свойства моделей зависят от пяти основных характеристик, описывающих неисправности: причина, природа, длительность, влияние, значение.

Существуют четыре главных причины возникновения неисправностей:

— ошибки спецификаций, допущенные при проектировании;

— ошибки производства;

— дефекты компонентов;

— внешние возмущения.

По природе неисправности бывают в аппаратных средствах и в программных средствах. Длительность – характеризует время действия неисправности (постоянные – действуют неограниченное время, временные – могут появляться и исчезать на короткие промежутки времени, перемежающиеся (сбои) - появляются, исчезают и снова появляются периодически). Влияние неисправности может быть местным и глобальным (например, пропадание питания - имеет глобальное влияние на работу всей системы). Значение неисправности может быть постоянным (определенное значение), а может изменяться в течение периода действия неисправности (неопределенное значение).

Рассмотрим основные распространенные модели неисправностей. Наиболее эффективной и простой является м одель логической константной неисправности. Ее определяют три допущения: 1) повреждение логического модуля эквивалентно, по своему действию, постоянной фиксации на его входах и выходах логических сигналов 0 или 1; 2) логическая функция, реализуемая модулем, не изменяется в результате возникновения неисправности; 3) неисправность является постоянной.

Эффективность модели определяется покрытием неисправностей. Говорят, что данная модель покрывает данную физическую неисправность, если последняя обнаруживается тестом, построенным для данной модели. Тесты для константных моделей обладают высоким покрытием неисправностей. В зависимости от технологии изготовления логических схем это покрытие составляет 80-95%. Однако в микроэлектронных схемах с высокой степенью интеграции существуют классы неисправностей, которые не описываются константными моделями. Рассмотрим наиболее распространенные такие модели.

Установлено, что вход-выходное поведение неисправных логических схем, выполненных по МОП- и КМОП-технологиям, не может быть всегда точно описано моделью константных неисправностей. В этом случае применяется модель транзистора как простого идеального переключателя (по аналогии с контактом в контактных схемах). Данная модель предполагает, что повреждения транзисторов могут быть двух видов (как у контактов): постоянное размыкание (stuck open fault) и постоянное замыкание (stuck short fault). В дальнейшем эти неисправности будем называть «обрыв» и «замыкание» транзистора.

Отметим еще два вида распространенных неисправностей, не являющихся константными. Большую долю повреждений в современных микроэлектронных схемах с высокой степенью интеграции составляют короткие замыкания между линиями схемы или мостиковые неисправности ( bridging fault). При изготовлении печатных плат и интегральных схем их доля может составить 50-60%. Эти неисправности изменяют логическую функцию, реализуемую схемой. Логическое моделирование короткого замыкания линий осуществляется с помощью элемента И, если сигнал «логический 0» доминирует в схеме над сигналом «логическая 1», или с помощью элемента ИЛИ в противном случае. Методам поиска неисправностей типа «короткое замыкание» посвящен вопрос 29.

Важной областью тестирования является в настоящее время обнаружение временных неисправностей. Это связано с тем, что с увеличением быстродействия время переключения транзисторных схем становится соизмеримым с временем распространения электрических сигналов в монтажных проводах и дорожках печатных плат. Поэтому временные отклонения с большой вероятностью могут нарушать правильную работу логических схем. Рассматриваются две модели временных задержек (delay fault) – это задержки элемента (gate delay fairit) и задержки пути (path delay fault).

Поиск по сайту: