Методы сканирования

Методы тестирования схем с памятью существенно сложнее аналогичных методов для комбинационных схем. Можно сделать об этом вывод, изучив материал предыдуих вопросов этой великолепной и шикарной книги. Поэтому на практике часто для целей тестирования осуществляют преобразование последовательностных cxeм в комбинационные.

Основная идея такого преобразования показана на рисунке 1. Некоторые ключи К обрывают обратные связи. Тестовые входы подключаются к внутренним переменным y₁, …, y_k, а тестовые выходы позволяют наблюдать значения переменных Y₁, …, Y_k. Таким образом, все входы комбинаци­онной схемы доступ­ны, а все выходы на­блюдаются.

Рисунок 1 – Структура тестирования схем с памятью

При сканирова­нии внутренние эле­менты памяти (триг­геры) схемы одновре­менно используются для приема тестовых векторов и управле­ния текущим состоя­нием схемы, а также считывают (сканиру­ют) значения текущих внутренних переменных Y₁, …, Y_k. Во время нормального функционирования ин­дивидуальные тригге­ры сдвигового регист­ра работают независимо друг от друга и обеспечивают работу схемы с памятью. Во время тестирования каждый триггер стано­вится разрядом сдвиго­вого регистра, на который поступает тестовый вектор по входу сканирования. Последовательный тестовый вектор преобразуется в параллельный и пода­ется на входы y₁, …, y_k комбинационной схе­мы. Затем регистр воспринимает параллельный вектор перемен­ных Y₁, …, Y_k (т. е. реакцию схемы на тестовый вектор) и преобра­зует его в последовательный вектор на выходе сканирования. По такому правилу организуется так называемая схема LSSD (Level Sensitive Scan Design), впервые использованная в фирме IBM для обеспечения тестируемости.

На рисунке 2 показана схема сканирования элементов памяти с помощью сдвигового регистра RG. Он имеет тактовый вход С; вход приема последовательных данных DS; входы приема параллельных данных D_j,..., D_k; выходы Q_j,..., Q_k+n; управляющие входы Р1, Р2. Режимы работы регистра устанавливаются с помощью сле­дующих сигналов: Рl=Р2=0 – прием параллельных данных; Рl=0, Р2=1 – выдача параллельных данных; Рl=1, Р2=0 – прием последовательных данных (сдвиг); Рl=Р2=l – сброс реги­стра.

При нормальном режиме работы триггеры регистра играют роль элементов памяти последовательностной схемы. Периодически текущие значения внутренних переменных Y₁, …, Y_k считываются и записываются по входам D₁, …, D_k в триггеры регистра (Р1Р2=00). В следующий момент времени эти значения с выходов регистра Q_l,...,Q_kпоступают на входы комбинационной логики y₁, …, y_k (Р1Р2=01). Одновременно через мультиплексоры 1, …, n на входы схемы подаются новые значения входных переменных x₁, …, x_n.Комбинационная схема рассчитывает значения текущих переменных Y₁, …, Y_kи т.д.

В режиме тестирования сдвиговый регистр выполняет свою роль преобразования последовательных двоичных данных в параллельные и наоборот. При состоянии сигналов управления Рl=1, Р2=0 происходит запись последовательного тестового вектора из блока памяти тестов в регистр по входу DS. Длина тестового вектора равна k+n, так как он определяет значения входных n и внутренних k переменных. Затем тестовый вектор с выходов регистра Q₁,..., Q_k+nподается на входы комбинационной схемы и происходит вычисление новых значений текущих переменных Y₁, …, Y_k. Эти значения, которые являются ответом на тест, считываются и записываются параллельно в регистр по входам D₁, …, D_k.

В следующий период времени осуществляется сдвиг регистра на k+п тактов и выдача с выхода Q_k+п последовательно двоичного слова-ответа на тестовый вектор. Это слово поступает в память ответов, где сравнивается с эталонным словом. Метод сканирования позволяет легко диагностировать последовательностные схемы как комбинационные. Однако он требует значительных затрат времени на тестирование и выключение это время аппаратуры из нормального режима работы. Основные затраты времени связаны с тем, что тестовые слова и реакции схемы на них передаются из памяти и в память как последовательные двоичные данные.

Уменьшить время тестирования можно двумя способами. Первый способ состоит в увеличении числа регистров с меньшей разрядностью, что позволяет длинное тестовое слово записывать параллельно во времени отдельными отрезками. Второй способ заключается в том, что триггеры регистра не используются как элементы памяти последовательностной схемы, а служат только для приема, хранения и передачи тестовых слов и реакций схемы.

Рисунок 2 – Реализация принципов сканирования и сигнатурного анализа

На рисунке 2 показана схема диагностирования, в которой одновременно используются принципы сканирования и сигнатурного анализа (так называемая схема BILBO – Built-In Logic Block Observation). В ней применяются два управляемых сдвиговых ре­гистра А и В. Такой регистр используется в четырех ре­жимах в зависимости от сигналов на управляющих входах Р1, Р2 и s. Если Р1=Р2=1, каждый триггер регистра работает независимо. Данный режим используется при нормальном функци­онировании. В этом случае триггеры регистров А и В выполняют роль элементов памяти последовательностной схемы. Серии син­хроимпульсов С1 и С2 не перекрываются. Поэтому пара триггеров А и В работает по алгоритму «мастер-помощник».

Три других режима регистров применяются при тестирова­нии комбинационной схемы. Если Рl=Р2=0 и S=0, то схема превращается в схему простого сдвигового реги­стра. При этом с помощью мультиплексора MS вход последовательных данных DS подключается к входу триггера D1, а линейная обратная связь, образованная элементами «Сло­жение по модулю 2» отключена. Если Рl=Р2=0 и S=1, то подключается линейная обратная связь и схема становится схемой сдвигово­го регистра с линейной обратной связью. Она является генера­тором псевдослучайных двоичных чисел (наборов), которые ис­пользуются как тестовые при диагностировании комбинационной схемы. Наконец, четвертый режим получается, если Рl=1, Р2=0 и S=1. Данная схема сдвигового регистра с линейной обратной связью и параллельными входа­ми играет роль сигнатурного анализатора, в которой записывается сигнатура, получаемая при тестирова­нии комбинационной схемы.

Рассмотрим подробнее работу схемы (см. рисунок 2) в режиме тестирования. В начале процесса регистр А переводится в режим приема последовательных данных (Рl=Р2=0, S=0) и по входу DS из памяти в регистр загружается фиксированный двоичный набор, который определяет начало работы генератора псевдослучайных чисел. После этого на регистр А подается сигнал S=1 и он начинает формировать псевдослучайные двоичные наборы. Эти наборы с выходов Q_l,...,Q_kпоступают на входы комбинационной схемы как тестовые y₁, …, y_k. Регистр В переводится в режим сигнатурного анализа (Рl=1, Р2=0, S=1). Он фиксирует по входам D₁, …, D_kзначения сигналов Y₁, …, Y_kкак реакции на тестовые наборы. После генерации заданного числа псевдослучайных тестов в регистре В формируется сигнатура. Далее регистр В переводится в режим сдвига данных (Рl=Р2=0, S=0) и с выхода Q_k сигнатура последовательно выводится в память, где сравнивается с эталонной сигнатурой.

Преимуществом данного метода по сравнению с обычным сканированием является ускорение процесса тестирования. При обычном сканировании тестовые векторы и результаты тестирования пересылаются как последовательности двоичных сигналов. Это требует существенных затрат времени. Здесь же только начальный вектор псевдослучайного теста и результирующая сигнатура передаются последовательно. Остальные тестовые векторы генерируются регистром А. Недостатком является то, что не всякая комбинационная схема хорошо проверяется псевдослучайными тестами.

Поиск по сайту: